为工业4.0启用可靠的基于状态的有线监控——第2部分_技术

作者：ADI 公司 Richard Anslow，系统应用工程师 | Dara O’Sullivan，系统应用工程师

简介

在“为工业4.0启用可靠的基于状态的有线监控——第1部分”一文中，我们介绍了ADI公司的有线接口解决方案，该方案帮助客户缩短设计周期和测试时间，让工业CbM解决方案更快地进入市场。本文探讨了多个方面，包括选择合适的MEMS加速度计和物理层，以及EMC性能和电源设计。此外，还包括第一部分介绍的三种设计解决方案和性能权衡。本文为第二部分，着重介绍第一部分展示的SPI至RS-485/RS-422设计解决方案的物理层设计考量。

为MEMS实现有线物理层接口的常见挑战包括管理EMC可靠性和数据完整性。但是，在RS-485/RS-422长电缆上分布SPI之类的时钟同步接口，同时在相同的双绞线（虚假电源）上部署电源和数据时，会带来更多挑战。本文讨论以下关键问题，并就物理层接口设计提供建议：

管理系统时间同步
推荐的数据速率与电缆长度
适用于共用电源和数据架构的滤波器设计和仿真
虚假电源结构中的无源元件性能权衡
元件选择和系统设计窗口
试验性测量

时间同步和电缆长度

设计SPI至RS-485/RS-422链路时，电缆和元件会影响系统时钟和数据同步。在长电缆中传输时，SCLK信号会在电缆中产生传播延迟，100米长的电缆会延迟约400ns到500 ns。对于MOSI数据传输，MOSI和SCLK会被电缆延迟同等时间。然而，从从机MISO发送到主机的数据会出现两倍传播延迟，因而不再与SCLK同步。可能的最大SPI SCLK基于系统传播延迟设置，包括电缆传播延迟，以及主机和从机元件传播延迟。

图1展示系统传播延迟如何导致SPI主机上出现不准确的SPI MISO采样。对于没有采用RS-485/RS-422电缆的系统，MISO数据和SPI SCLK会以低延迟或无延迟同步。对于采用了电缆的系统，SPI从机上的MISO数据与SPI SCLK之间存在一个系统传播延迟，如图1中的tpd1所示。回到主机的MISO数据存在两个系统传播延迟，如tpd2所示。当数据由于电缆和元件传播延迟而右移时，会发生不准确的数据采样。

图1.采用与不采用RS-485/RS-422长电缆的系统的MISO数据和SPI SCLK同步。

为了防止出现不准确的MISO采样，可以缩短电缆长度、降低SPI SCLK，或者在主控制器中实施SPI SCLK补偿方案（时钟相位偏移）。理论上，系统传播延迟应该小于SCLK时钟周期的50%，以实现无错通信；在实践中，可以将系统延迟限值确定为SCLK的40%，这可以作为一般规则。

图2针对1.1部分中描述的两个SPI至RS-485/RS-422设计提供SPI SCLK和电缆长度指南。这种非隔离设计使用了ADI公司具备高速EMC稳健性的小型RS-485/RS-422器件（ADM3066E和ADM4168E）。这种隔离设计还采用了ADI公司的iCoupler®信号和电源隔离ADuM5401器件，可以为SPI至RS-485/RS-422链路提供更高的EMC稳健性和抗噪声干扰性能。这种设计会增加系统传播延迟，导致不可在更高的SPI SCLK速率下运行。在更长的电缆（超过30米）中传输时，强烈建议增加隔离，以帮助消除接地回路和EMC事件的影响，例如静电放电（ESD）、电快速瞬变脉冲群（EFT），以及与数据传输电缆耦合的高压浪涌。当电缆长度达到或超过30米时，隔离和非隔离设计的SPI SCLK和电缆长度性能相似，如图2所示。

图2.针对隔离和非隔离设计的SPI SCLK和电缆长度指南。

虚假电源

背景知识

虚假电源将电源和数据部署在一根双绞线上，在主机和从机之间实现单电缆解决方案。将数据和电源部署在同一根电缆上，可以在空间有限的边缘传感器节点上实现单连接器解决方案。

电源和数据通过电感电容网络分布在单根双绞线上，具体如图3所示。高频数据通过串联电容与数据线路耦合，可以保护RS-485/RS-422收发器免受直流总线电压影响，如图3a所示。图3所示为通过连接至数据线路的电感连接至主机控制器的电源。如图3b所示，5V直流电源对交流数据总线实施偏置。在图3c中，电流路径显示为从机和主机之间的IPWR，使用电缆远端基于状态监控（CbM）的从机传感器节点上电感从线路中获取电源。

图3.虚假电源物理层的交流和直流电压电平。

高通滤波器

在本文中，假设将虚假电源电感电容网络部署到两根电缆中，这会部署SPI MISO信号的RS-485/RS-422转换。图4描述主机和从机SPI至RS-485/RS-422的设计，以及SPI MISO数据线的虚假电源滤波器电路。滤波器电路采用高通电缆，所以要求传输的数据信号不能包含直流内容或极低频率的内容。

图4.SPI至RS-485/RS-422设计和虚假电源滤波器电路。

图5所示为二阶高通滤波器电路，这是对图4的简化演示。RS-485/RS-422发射器的电压输出标记为VTX，R1具备15Ω输出电阻。R2为30 kΩ，是RS-485/RS-422接收器的标准输入电阻。电感（L）和电容（C）值可以选择，以匹配所需的系统数据速率。

选择电感（L）和电容（C）值时，需要考虑最大的RS-485/RS-422总线压降和压降时间，如图6所示。存在一些标准，例如对于单根双绞线以太网2，指出的最大可允许压降和压降时间如图6a所示。对于有些系统，最大的可允许压降和压降时间值可能更大，受信号极性交越点限制，如图6b所示。

压降和压降时间可与图5中的仿真配对，以确定系统的高通频率。

对于衰减出色的系统，高通滤波器截止频率和压降要求之间的关系如公式1.3所示

在SPI至RS-485/RS-422通信系统中增加虚假电源时，很显然可允许的最低SPI SCLK速率会受虚假电源滤波器元件限制。

为了实现不含位错误的可靠通信，需要考虑最糟糕场景下的最低SPI SCLK，例如，当所有的SPI MISO采样位处于逻辑高电平时，如图7所示。如果所有的MISO采样位都处于逻辑高电平，会导致位数据数率低于系统SPI SCLK。例如，如果SPI SCLK为2 MHz，且所有16个位都处于逻辑高电平，那么虚假电源LC滤波器网络的速率相当于125 kHz的SPI MISO位数率。

如“时间同步和电缆长度”部分所示，电缆长度越长，需要的SPI SCLK速率越低。但是，虚假电源会限制最低的SPI SCLK速率。要平衡这些对立的要求，就需要小心选择和确定无源滤波器元件的特性，尤其是电感。

图5.RS-422发射数据路径和RS-485/RS-422接收数据路径的二阶高通滤波器。

图6.RS-422接收器的压降和压降时间。

图7.具有MISO 16位突波（所有都处于逻辑高电平）的SPI协议。

无源元件选择

在选择合适的功率电感时，需要考虑许多参数，包括足够的电感、额定/饱和电流、自谐振频率（SRF）、低直流电阻（DCR）和封装尺寸。表1提供选择的功率电感和参数。

额定电流需要满足或超过远程供电的MEMS传感器节点的总电流要求，额定饱和电流需要更大。

此电感不会给交流数据造成高于其SRF的高阻抗，在达到某个点之后，会开始呈现电容性阻抗特性。选择的电感SRF会限制在SPI至RS-485/RS-422物理层上使用的最大SPI SCLK，如图1所示。在长电缆上使用时，可能不会接触到SRF电感；例如，电缆超过10米时，可能无法达到11 MHz SPI SCLK速率（产品型号为744043101的SRF）。在其他情况下，在长电缆上运行时，电感SRF可能达到更低的SPI SCLK速率（2.4 MHz、1.2 MHz）。如前所述，在虚假电源滤波器网络中使用时，电感也会限制可允许的最低SCLK速率。

值更大的电感可以采用12.7 mm × 12.7 mm封装，值更小的电感可以采用4.8 mm × 4.8 mm封装。

表2显示在通过权衡这些对立要求，以最小化电感尺寸时，会因为物理限制（内部绕组）等受到限制。

选择合适的直流电压隔离电容时，受限因素包括瞬态过电压额定值和直流电压额定值。直流电压额定值需要超过最大的总线电压偏置值，具体如图3所示。电路或连接器短路时，电感电流会失衡，会被端电极阻抗消耗。出现短路时，需要设置隔直电容的额定值，以实现峰值瞬态电压。例如，在低功率系统中，电感饱和电流约为1 A时，对应的隔直电容额定值至少为直流50 V。4

系统实现

设计窗口和元件选择

在RS-485/RS-422长电缆上使用SPI之类的时钟同步接口，同时在相同的双绞线（虚假电源）上部署电源和数据时，存在多种设计限制，具体如图8所示。可允许的最小SPI SCLK由虚假电源滤波器元件设置，即SPI数据线上的高通滤波器数据。最大的SPI SCLK由虚假电源电感自谐振频率（SRF）或系统传播延迟设置，以SPI SCLK值更低者为准。

图8.设计窗口限制。

表3提供建议使用的电感和电容值，对应的最小SPI SCLK通过模拟图5确定，使用图6和公式1作为指导。其中，假设VDROOP为VPEAK的99%。最小的SPI SCLK也会考虑最糟糕的场景，如图7所示，其中所有数据突波位都处于逻辑高电平。对应的电缆长度根据图2预估。最大SPI SCLK由系统传播延迟或电感SRF值设置。

下面是一个计算示例。

要确定最大SPI SCLK：

指明系统所需的电缆长度。在本例中，我们选择使用10米长的RS-485/RS-422电缆。

使用图2确定系统可允许的最大SPI SCLK。电缆10米长时，约采用2.6 MHz SPI SCLK。将最大SPI SCLK降低10%，以获取LC元件容差，从而提供2.3 MHz SPI SCLK。可允许的最大SPI SCLK也可能受选择的电感的SRF限制。

要确定最小SPI SCLK：

考虑SPI协议，其中MISO线路上的所有位都处于逻辑高电平。在本例中，我们选择使用16位SPI协议，其中会在32 SCLK瞬态期间对16位SPI MISO数据采样。如果所有16位都处于逻辑高电平，那么有效位的速率为2.3 MHz / 32 = 72 kHz。
按照图5，在VTX上的方波为72 kHz时，可以使用多个L和C值来模拟电缆VRX远端上的电压波形。在电缆长度增加时，电感值和电感封装尺寸会增加。电容值也会增加。
L和C值的选择可变，具体由所需的压降设置决定，如图6所示。在本例中，假设VDROOP = VPEAK × 99%。
在VTX上使用100 µH电感、3.3 µF电容和72 kHz方波时，会产生7 µs TDROOP，其中VDROOP = VPEAK × 99%。
6 µs至7 µs TDROOP相当于2.3 MHz至2.6 MHz SPI SCLK。
如果选择100 µH （744043101）电感，2.6 MHz SPI SCLK低于11 MHz电感SRF。

如果使用100 µH电感和3.3 µF电容，可以最大限度减小元件的PCB面积。使用更大的电感时，例如1000 µH或2200 µH，元件的PCB面积可能增大3倍。最大的SPI SCLK理论值由电感SRF设置，这实际上是不可能的，例如，在11 MHz时在没有时钟补偿的系统中使用100 µH （744043101）。

表3.各种虚假电源滤波器元件

如果使用更大的电感，例如2200 µH，网络需要更多电容和电阻来衰减系统谐振。额外的元件用蓝色表示，在图9中标记为RDAMP （1 kΩ）和CDAMP （47 µF）。

实验设置

图10所示为ADI公司的有线CbM评估平台，因此被称为Pioneer 1。此系统使用第一部分所示的SPI至RS-485/RS-422设计解决方案。Pioneer 1也包括ADcmXL3021宽带宽、低噪声、三轴MEMS加速度计，将高性能和多种信号处理功能结合到一起，以简化CbM系统中的智能传感器节点开发。SPI至RS-485/RS-422从机将ADcmXL3021 SPI输出通过10米电缆返回到主机控制器，以实施振动数据分析。SPI至RS-485设计使用虚假电源100 µH电感和3.3 µF电容来最小化从机接口解决方案的尺寸，该方案的大小为26 mm × 28 mm（不包括接口连接器）。

图9.增加更多系统衰减，以支持更大的电感和电容滤波器。

图10.Pioneer 1基于状态监控的有线评估系统。

虚假电源线上的交流数据波形

图11和表4显示在SPI主机和从机上，以及在RS-485/RS-422差分电压总线上测量的电压。这些电压使用图10中的示例应用设置测量。模拟信号1（黄色）和2（蓝色）是表示MISO信号（紫色）的总线压差，在SPI从机输出端测量。数字信号4（黄色）显示在主机控制器上采样的MISO。SPI主机上的MISO信号与SPI从机上的MISO的极性和相位匹配，且无传播延迟。

图11.在SPI主机和从机上，以及在RS-422差分电压总线上测量的电压。

虚假电源线上的直流正确性

图12表示ADcmXL3021正常模式，其中包括SPI协议，该协议在MISO上发送16位数据突波，之后空闲一段时间（最短16 µs），然后再发送另一个16位数据突波。

在虚假电源网络中，使用100 µH电感和3.3 µF电容：

在帧末尾（EOF），RS-485/RS-422总线电压衰减回到稳定的直流状态。
空闲期直流稳定状态要求差分电压RS-422 B-A 》 500 mV，用于反映ADcmXL3021 MISO高阻状态，以及确保ADM4168E收发器输出上提供逻辑0。如图4中的滤波器电路所示，如果使用500 Ω电阻，即可确保这个空闲状态的正确性。
下一个帧起始（SOF）将从低电平正确瞬变到高电平，或者保持低电平，具体由ADcmXL3021的MISO数据输出决定。
空闲期RS-485/RS-422总线稳定状态不与SPI SCLK边缘对应，所以随机噪声不会影响这段时间内的SPI MISO数据采样。

在虚假电源网络中，使用1000 µH电感和4.7 µF电容：

uADcmXL3021 MISO输出之后依次出现EOF、空闲期和SOF，在空闲期，总线电压电平不会衰减回到500 mV最低直流稳定状态。可能出现一定的电压电平衰减，但不会衰减到500 mV。