基于ADC12D800RF与GTX完成高速串行数据采集与传输

摘要: 随着现代工业科技飞速发展，某些特定的大容量数据系统要求有很高的采样频率及较高的通信效率。本文通过ADC12D800RF实现高速采样，并基于Xilinx Virtex6 FPGA的GTX高速串行接口实现可靠高速传输，从而满足大容量高速数据系统的要求。

引言
随着社会的发展，通信的频率和速度正在加快，许多复杂系统往往有大容量的信息交换,此时串行通信相较并行通信的优点就体现出来了，高速、实时、可靠，使得串行通信成为下一代数据通信的首选[1.2]，而高效率的串行接口又使得转换器可以拥有更高的采样频率。

GTX是Xilinx公司的高速串行接口，ADC12D800RF是有较高采样速率的模/数转换器，本文介绍了ADC12D800RF的原理，数据的拼接转换及Virtex6 的GTX，并且实现了Virtex6与Virtex5之间的通信。

1ADC12D800RF
ADC12D800RF是12位双通道，采样速率为1.0~1.6 Gsps,最高采样输入频率达2.7 GHz的ADC[3]。

TI公司的ADC12D800RF，其主要特点如下：①工作模式为交替单通道/独立双通道；②分辨率为12位；③最高转换速率为1600 Msps；
④输入时钟频率范围为200~800 MHz；⑤无杂散动态范围（SFDR）为63.1 dBc， AIN=1 498 MHz @ -0.5 dBFS；⑥模拟输入带宽为-3 dB：2 700 MHz；⑦差分模拟输入电压为600 mVpp；⑧输出方式为LVDS电平（1∶1/1∶2）；⑨功耗为2.5 W。

1.2主要组成部分
ADC12D800RF主要由输入模块、时钟控制模块、控制/状态及其他逻辑模块、控制接口、SPI接口和输出模块等组成，硬件结构如图1所示。模拟输入有I、Q两个通道，每通道有一对差分输入，经过一个多路复用器进入T/H电路(追踪保持解调技术)，然后进入两片ADC。每片ADC可以有两路LVDS输出或者一路，具体是由多种不同模式决定，而控制接口或者SPI决定了ADC使用哪种模式进行采样。

图1 ADC12D800RF系统结构图

1.3工作模式及控制
可以通过SPI或者9个控制接口来控制ADC工作模式，本文采用控制接口来控制，即NonECM模式。9个控制接口分别是：

① DES:双边沿采样模式选择。若此标志位置高则是双边沿采样，I、Q通道都采样I通道的模拟输入信号，Q通道模拟数据忽略，且在数据的上升沿和下降沿都采样；否则，I、Q通道各自采集各自的模拟输入信号，且只在上升沿采样。本文是双边沿采样，即DES = 1。

② CalDly:校准延迟选择。决定在自动校准初始化完成前等待时间的长短。本文中CalDly为0。

图2 多路双边沿采样模式

③ ECE:扩展控制端口使能。次标志位置高时SPI接口无效，所有设定由控制接口决定，否则由SPI通过控制寄存器来决定。本文中ECE为1。

④ PDI/PDQ:I/Q通道是否上电。本文中I、Q通道都用到了，即PDI/PDQ都为0。

⑤ TPM:测试模式选择。若此标志置高，ADC会连续产生规律模拟数据；否则是非测试模式，采样外部输入模拟数据。本文中TPM为0。

⑥ NDM:多路选择模式。次标志位置高是不分路模式，即每路ADC只有单路输出；否则是多路模式，每路ADC有两路输出。本文是多路模式，即NDM为0。

⑦ FSR:满量程输入范围选择。决定模拟输入信号的电压范围，本文中FSR为0，正常输入电压为600 mV。

⑧ DDRPh:数据和数据时钟相位关系选择。置高时，数据和数据时钟差90°，否则相差0°。本文中DDRPh为1。

本文采用的是双边沿多路采样，时序图如图2所示。Vin是模拟输入信号；CLK是采样时钟(500 MHz)；DQd、DId、DQ、DI是4路LVDS数据输出，从图中可以看出ADC在上升沿和下降沿都有采样。DId、DI是I通道的输出，DI比DId晚1个周期采样，DQd、DQ同理；CLK是数据时钟(250 MHz)。

2高速串行接口GTX
Virtex6是Xilinx公司推出的高性能40 nm FPGA系列，相较前一代产品功耗降低多达50%，成本降低多达20%。该系列产品进行了组合优化，包括灵活性、硬内核IP、收发器功能以及开发工具支持， 从而可以帮助客户满足市场需求，在追求更高带宽的同时, 适应不断演化的标准以及苛刻的性能要求。