光刻工艺的流程有哪些？

光刻工艺是利用类似照相制版的原理，在半导体晶片表面的掩膜层上面刻蚀精细图形的表面加工技术。也就是使用可见光和紫外光线把电路图案投影“印刷”到覆有感光材料的硅晶片表面，再经过蚀刻工艺去除无用部分，所剩就是电路本身了。光刻工艺的流程中有制版、硅片氧化、涂胶、曝光、显影、腐蚀、去胶等。

光刻是制作半导体器件和集成电路的关键工艺。自20世纪60年代以来，都是用带有图形的掩膜覆盖在被加工的半导体芯片表面，制作出半导体器件的不同工作区。随着集成电路所包含的器件越来越多，要求单个器件尺寸及其间隔越来越小，所以常以光刻所能分辨的最小线条宽度来标志集成电路的工艺水平。国际上较先进的集成电路生产线是1微米线，即光刻的分辨线宽为1微米。日本两家公司成功地应用加速所产生的同步辐射X射线进行投影式光刻，制成了线宽为0.1微米的微细布线，使光刻技术达到新的水平。

第一步：制作光刻掩膜版（Mask Reticle）芯片设计师将CPU的功能、结构设计图绘制完毕之后，就可将这张包含了CPU功能模块、电路系统等物理结构的“地图”绘制在“印刷母板”上，供批量生产了。这一步骤就是制作光刻掩膜版。光刻掩膜版：（又称光罩，简称掩膜版），是微纳加工技术常用的光刻工艺所使用的图形母版。由不透明的遮光薄膜在透明基板上形成掩膜图形结构，再通过曝光过程将图形信息转移到产品基片上。（*百度百科）将设计好的半导体电路”地图“绘制在由玻璃、石英基片、铬层和光刻胶等构成的掩膜版上光刻掩膜版的立体切片示意图第二步：晶圆覆膜准备从砂子到硅碇再到晶圆的制作过程点此查阅，这里不再赘述。将准备好的晶圆（Wafer）扔进光刻机之前，一般通过高温加热方式使其表面产生氧化膜，如使用二氧化硅（覆化）作为光导纤维，便于后续的光刻流程：第三步：在晶圆上“光刻”电路流程使用阿斯麦的“大杀器”，将紫外（或极紫外）光通过蔡司的镜片，照在前面准备好的集成电路掩膜版上，将设计师绘制好的“电路图”曝光（光刻）在晶圆上。（见动图）：上述动图的工作切片层级关系如下：光刻机照射到部分的光阻会发生相应变化，一般使用显影液将曝光部分祛除而被光阻覆盖部分以外的氧化膜，则需要通过与气体反应祛除通过上述显影液、特殊气体祛除无用光阻之后，通过在晶圆表面注入离子激活晶体管使之工作，进而完成半导体元件的全部建设。做到这里可不算大功告成，这仅仅是错综复杂的集成电路大厦中，普通的一层“楼”而已。完整的集成电路系统中包含多层结构，晶体管、绝缘层、布线层等等：搭建迷宫大厦一般的复杂集成电路，需要多层结构因此，在完成一层光刻流程之后，需要把这一阶段制作好的晶圆用绝缘膜覆盖，然后重新涂上光阻，烧制下一层电路结构：多次重复上述 *** 作之后，芯片的多层结构搭建完毕（下图）：如果上图看的不太明白，可以看看Intel的CPU芯片结构堆栈图：当然，我们可以通过高倍显微镜来观察光刻机“烧制”多层晶圆的堆叠情况：第四步：切蛋糕（晶圆切割）使用光刻机烧制完毕的晶圆，包含多个芯片（Die），通过一系列检测之后，将健康的个体们切割出来：从晶圆上将一个个“小方块”（芯片）切割出来第五步：芯片封装将切割后的芯片焊

湿法腐蚀的优点在于可以控制腐蚀液的化学成分，使得腐蚀液对特定薄膜材料的腐蚀速率远远大于其他材料的腐蚀速率，从而提高腐蚀的选择性。但是，由于湿法腐蚀的化学反应是各向同性的，因而位于光刻胶边缘下边的薄膜材料就不可避免的遭到腐蚀，这就使得湿法腐蚀无法满足ULSI工艺对加工精细线条的要求。所以相对于各向同性的湿法腐蚀，各向异性的干法刻蚀就成为了当前集成电路技术中刻蚀工艺的主流。 一、干法刻蚀的原理 干法刻蚀是指利用等离子体激活的化学反应或者是利用高能离子束轰击去除物质的方法。因为在刻蚀中并不使用溶液，所以称之为干法刻蚀。干法刻蚀因其原理不同可分为两种，一种是利用辉光放电产生的活性粒子与需要刻蚀的材料发生化学反应形成挥发性产物完成刻蚀，也称为等离子体刻蚀。第二种是通过高能离子轰击需要刻蚀的材料表面，使材料表面产生损伤并去除损伤的物理过程完成刻蚀，这种刻蚀是通过溅射过程完成的，也称为溅射刻蚀。上述两种方法的结合就产生了第三种刻蚀方法，称为反应离子刻蚀（简称RIE）。 在干法刻蚀中，纵向上的刻蚀速率远大于横向的刻蚀速率。这样，位于光刻胶边缘下边的材料，由于受到光刻胶的保护就不会被刻蚀。不过，在干法刻蚀的过程中，离子会对硅片上的光刻胶和无保护的薄膜同时进行轰击刻蚀，其刻蚀的选择性就比湿法刻蚀差（所谓的选择性是指刻蚀工艺对刻蚀薄膜和其他材料的刻蚀速率的比值，选择性越高，表示刻蚀主要是在需要刻蚀的材料上进行）。 在等离子体中存在有离子、电子和游离基（游离态的原子、分子或原子团）等，这些游离态的原子、分子或原子团等活性粒子，具有很强的化学活性，如果在这种等离子体中放入硅片，位于硅片表面上的薄膜材料原子就会与等离子体中的激发态游离基发生化学反应，生成挥发性的物质，从而使薄膜材料受到刻蚀，这就是等离子体刻蚀的原理和过程。因为等离子体刻蚀主要是通过化学反应完成的，所以具有比较好的选择性，但是各向异性就相对较差。 在溅射刻蚀过程中，等离子体的高能离子射到硅片表面上的薄膜表面时，通过碰撞，高能离子与被碰撞的原子之间就会发生能量和动量的转移，从而使被撞原子受到扰动。如果轰击离子传递给被撞原子的能量比原来的结合能（从几个eV到几十个eV）还要大，就会使被撞原子脱离原来的位置飞溅出来，产生溅射现象。例如，辉光放电中产生的氩离子，其能量高达500eV以上，这种高能离子束轰击硅片上的薄膜表面就会形成溅射刻蚀。溅射刻蚀的优点是各向异性刻蚀，而且效果很好，但是对刻蚀的选择性相对较差。 反应离子刻蚀是一种介于溅射刻蚀与等离子体刻蚀之间的干法刻蚀技术。在反应离子刻蚀中，同时利用了物理溅射和化学反应的刻蚀机制。反应离子刻蚀与溅射刻蚀的主要区别是，反应离子刻蚀使用的不是惰性气体，而是与等离子体刻蚀所使用的气体相同。由于在反应离子刻蚀中化学和物理作用都有助于实现刻蚀，因此就可以灵活的工作条件以求获得最佳的刻蚀效果。举例来说，如果某种气体的等离子体只与Si起化学反应，由于化学反应阻挡层SiO2的存在，就可以得到良好的Si/SiO2刻蚀速率比，从而保证刻蚀选择性的要求。反应离子刻蚀的缺点在于刻蚀重点难以检测。 综上所述，等离子体刻蚀和溅射刻蚀之间并没有明显的界限，一般来说，在刻蚀中物理作用和化学反应都可以发生。我们分析反应离子刻蚀、等离子体刻蚀和溅射刻蚀之间的关系可以看到：在反应离子刻蚀中，物理和化学作用都特别重要；在等离子体刻蚀中，物理效应很弱，主要是化学反应；而在溅射刻蚀中，几乎是纯物理作用。比较这三种刻蚀技术我们还可以发现，它们都是利用低压状态下（约0.01—133Pa）气体放电来形成等离子体作为干法刻蚀的基础，其区别是放电条件、使用气体的类型和所用反应系统的不同。刻蚀反应的模式取决于刻蚀系统的压力、温度、气流、功率和相关的可控参数。目前，在集成电路工艺过程中广泛使用的是反应离子技术。下面简要介绍采用干法刻蚀对集成电路制造中常用材料的刻蚀情况。 二、二氧化硅和硅的干法刻蚀 二氧化硅在集成电路工艺中的应用非常广泛，它可以作为隔离MOSFET的场氧化层，或者是MOSFET的栅氧化层，也可以作为金属间的介电材料，直至作为器件的最后保护层。因此，在集成电路工艺中对SiO2的刻蚀是最为频繁的。在ULSI工艺中对二氧化硅的刻蚀通常是在含有氟化碳的等离子体中进行。早期刻蚀使用的气体为四氟化碳（CF4），现在使用比较广泛的气体主要有CHF3、C2F4、SF4，其目的都是用来提供碳原子核和氟原子与SO2进行反应。以CF4为例，当CF4与高能量电子（约10eV以上）碰撞时，就会产生各种离子、原子团、原子和游离基。其中产生氟游离基和CF3分子的电离反应。氟游离基可以与SiO, 和Si 发生化学反应。反应将生成具挥发性的四氟化硅（SiF4)。 CF4+e——CF3 十F(游离基）＋e SiO2+4F——SiF4(气）＋02 Si+4F——SiF4(气） 在ULSI工艺中对SiO2 的干法刻蚀主要是用于刻蚀接触窗口，以MOSFET的接触窗口刻蚀为例。在MOSFET的上方覆盖有SiO2 层（通常是硼磷硅玻璃，简称BPSG), 为了实现金属层与 MOSFET的源／漏极之间的接触，需要刻蚀掉位于 MOSFET源／漏极上方的SiO2。为了使金属与 MOSFET源／漏极能够充分接触，源／漏极上方的SiQ2必须彻底清除。但是在使用CF4等离子体对SiO2进行刻蚀时，等离子体在刻蚀完 SiO2之后，会继续对硅进行刻蚀。因此，在刻蚀硅上的二氧化硅时，必须认真考虑刻蚀的选择性问题。 为了解决这一问题，在CF4 等离子体中通常加人一些附加的气体成份，这些附加的气体成份可以影响刻蚀速度、刻蚀的选择性、均匀性和刻蚀后图形边缘的剖面效果。 在使用CF4对硅和二氧化硅进行等离子刻蚀时，如果在CF4的等离子体中加人适量的氧气，氧气也同样被电离。其中，氧原子将与CF4反应生成CO和CO2 , 以及少量的COF2 ,另一方面，氟原子在与SiO2反应的同时，还与CF4原子团（x≤3)结合而消耗掉。在纯CF4等离子体中，由于存在使氟原子消耗的反应，造成氟原子的稳态浓度比较低，所以刻蚀的速度也比较慢。如果加入氧，则氧可与CFx原子团形成COF2 , CO和CO2, 造成CF, 原子团耗尽，从而减少了氟原子的消耗，进而使得CFx等离子体内的氟原子数对碳原子数的比例上升，其结果是氟原子的浓度增加，从而加快SiO2 的刻蚀速度。 对于CF, 刻蚀Si薄膜，也有相同的情况。在CF4刻蚀二氧化硅的过程中，氧的组分大约占20%时刻蚀的速度达到最大值。而使用CF4刻蚀硅，刻蚀速度最大时氧的组分大约占12% 。继续增加氧的组分，刻蚀速度将会下降，而且硅刻蚀速度的下降程度比刻蚀二氧化硅快。对于刻蚀 SiO2而言，氧的组分达到23%之前，刻蚀速度都是增加的，在达到氧组分临界值之后，由于氟原子浓度被氧冲淡，刻蚀速度开始下降。另一方面，由干于反应是在薄膜表面进行的，在刻蚀硅的情况下，氧原子倾向于吸附在Si的表面上，这样就部分地阻挡了氟原子加人反应。随着更多氧的吸附，对Si的刻蚀影响进一步增加。而在刻蚀二氧化硅时就不存在类似的效应。因为等效地看，SiO2的表面一开始就被氧原子所包围。因此，对硅的刻蚀速度最大时，其氧气的组分要小于刻蚀 SiO2的情况。 如果在CF4等离子体中加人氢，情况就会完全不同。在反应离子刻蚀二氧化硅的过程中，在相当低的气压下加大氢的组分，二氧化硅的刻蚀速度随氢的组分的增加而缓慢减小，这种情况可以持续到氢的组分大约占40%.而对于硅的刻蚀来说，刻蚀速度随氢组分的增加快速下降，当氢的组分大于40%时，对Si的刻蚀将停止。在CF4等离子体中加人氢对刻蚀的影响情况。 我们可以通过CF4等离子体刻蚀Si和SiO2的化学反应机制来解释这一现象。在刻蚀Si的过程中，氟原子与氢原子发生反应，从而使氢原子的浓度下降，这样等离子体中碳的含量升高，刻蚀反应就会被生成高分子聚合物的反应所代替，这就减小了对Si的刻蚀速度。另一方面，CFx(x≤3)原子团也可以与Si反应，生成挥发性的 SiF, 但是反应剩余的碳原子会吸附在Si的表面上，这些碳原子就会妨碍后续反应的进行。对于刻蚀SiO2的情况，氟原子也会与氢原子发生反应，氢原子的浓度下降也使SiO2的刻蚀速度减缓。面与刻蚀Si的情况不同的是，在CFx(x≤3)原子团与SiO2反应生成挥发性的SiF4的同时，CFx(X<3)原子团中的碳原子可以与二氧化硅中的氧原子结合，生成CO, CO2以及COF2气体，因此SiO2刻蚀速度的减缓程度要小于刻蚀Si的情况。在氢浓度超过40%以后，由于大量的氟原子与氢反应，CF4等离子体中的碳浓度开始上升，这也会在二氧化硅的表面形成高分个聚合物，从而使SiO2的刻蚀速度下降。 总的来看，在CF4等离子体中添加其他气体成份可影响等离子体内氟原子与碳原予的比例，简称F/C比。如果F/C比比较高（在CF4等离子体中添加氧气）， 其影响倾向于加快刻蚀。反之，如果F/C比比较低（在CF4等离子体中添加氢气）， 刻蚀过程倾向于形成高分子聚合物薄膜。 根据上述研究，可以通过在CF4等离子体中加人其他气体成份的方法，来解决选择性刻蚀 SiO2/Si的问题。如果CF4等离子体中O2的含量增加，刻蚀 Si 和刻蚀 SiO2的速度都加快，并且Si刻蚀速度的加快程度要大于刻蚀 SiO2的情况。因此，在CF4等离子体中加人O2将导致 SiO2/Si 刻蚀的选择性变差。在CF4等离子体中加人氢气对 SiO2的刻蚀影响不大，但是可以减小对Si的刻蚀速度。这说明在CF4等离子体中加人适量的氢气，将可以加强SiO2/Si刻蚀的选择性。 在当前集成电路工艺的干法刻蚀中，通常使用CHF3等离子体来进行SiO2的刻蚀。有时在刻蚀的过程中还要加人少量的氧气来提高刻蚀的速度。此外，SF6和NF3可以用来做为提供氟原子的气体。因为SF6和NF3中不含碳原子，所以不会在Si的表面形成高分子聚合物薄膜。 三、Si3N4的干法刻蚀 在ULSI工艺中，Si3N4的用途主要有两种：一种是在二氧化硅层上通过LPCVD 淀积Si3N4薄膜，然后经过光刻和干法刻蚀形成图形，做为接下来氧化或扩散的掩蔽层，但是并不成为器件的组成部分。这类Si3N4薄膜可以使用CF4, CF4(加O2, SF6和NF3)的等离子体刻蚀。另一种是通过 PECVD 淀积Si3N4做为器件保护层，这层 Si3N4 在经过光刻和干法刻蚀之后，氮化硅下面的金属化层露了出来，就形成了器件的压焊点，然后就可以进行测试和封装了。对于这种Si3N4薄膜，使用CF4-O2等离子体或其他含有F原子的气体等离子体进行刻蚀就可以满足要求。 实际上用于刻蚀SiO2的方法，都可以用来刻蚀 Si3N4.由于Si-N键的结合能介于Si-0键与 Si-Si键之间，所以氮化硅的刻蚀速度在刻蚀 SiO2和刻蚀Si之间。这样，如果对Si3N4/SiO, 的刻蚀中使用 CF4或是其他含氟原子的气体等离子体，对Si3N4/SiO2的刻蚀选择性将会比较差。如果使用 CHF3等离子体来进行刻蚀，对SiO2/Si的刻蚀选择性可以在10以上，而对Si3N4/Si的选择性则只有3~5左右，对 Si3N4/SiO2的选择性只有2~4左右。 刻蚀速率R是干法刻蚀的主要参数，刻蚀速率低，易于控制，但不适合实际生产要求。对于ULSI制造工艺，要有足够的刻蚀速率，且能重复、稳定的运用于生产中。这一节讨论几个影响刻蚀速率的主要因素。 四、离子能量和入射角 因为溅射刻蚀是利用物理溅射现象来完成的，所以，刻蚀速率由溅射率、离子束人射角和入射流密度决定，溅射率S定义为一个人射离子所能溅射出来的原子数。离子能量达到某一阈值能量以后（大约20 eV), 才能产生溅射，要想得到实用的溅射刻蚀速率，离子能量必须比阙值能量大得多（达几百eV以上）。在刻蚀工艺中离子的能量一般≤2keV, 在这 个能量范围内，大多数材料的溅射率随离子能量的增加单调上升，当离子能量达到一定程度之后，刻蚀速率随能量的增加是缓慢的。对于·ULSI所用的材料，Ar+离子能量为500eV 时，溅射率的典型值为0. 5~1. 5. 离子人射角表示离子射向衬底表面的角度（垂直于表面人射时，), 它是溅射率的敏感函数。当人射角大于零并增大时，衬底原子脱离表面飞出的几率增大，但是当人射角超过某一值时，在表面反射的离子增多，溅射率下降。人射角从零逐渐增加，S值也逐渐增大，在某一角度0-0max时，溅射率达到最大值，随后又逐渐减小，当0=90时，溅射率减小到零，即S=0. 在等离子体刻蚀和反应离子刻蚀中，溅射对刻蚀速率的贡献很小，更重要的是离子与材料表面之间的化学反应。但实验证明，由等离子体产生的中性粒子与固体表面之间的作用将加速反应，这种离子加速反应在许多干法蚀工艺中都起着重要作用。图8. 32是离子加速刻蚀的例子，图中分别给出Ar+和XeF2离子束射向硅表面的情况，每种离子束单独人射时，刻蚀速率都相当低。Ar+离子束是物理溅射刻蚀，XeF2解离为Xe 和两个F原子，然后，F原子自发地和硅反应形成挥发性氟化硅。当450 eV的Ar+离子束和XeF2气体同时人射时，刻蚀速率非常高，大约为两种离子束单独刻蚀速率总和的8倍。 图8. 33 表示的是离子加速反应的另一个例子，图中给出的是有Ar+存在时，CI2与硅的反应。与F原子不同，Cl2不能自发地刻蚀硅，当用450eV的Ar+离子束和Cl2同时射向表面时，硅被刻蚀，而且刻蚀速率比 Ar +溅射的刻蚀速率高得多。由图中可以看到，约轰击220秒时加人CI2气，刻蚀速率发生跃变，这是由于大量氯的存在所引起的。有几种可以解释离子加速反应的机理。① 离子轰击将在衬底表面产生损伤或缺陷，加速了化学反应过程；②离子轰击可直接离解反应剂分子（例如XeF2或Cl2)③离子轰击可以清除表面不挥发的残余物质。对这些机理及它们的相对重要性的研究仍旧是一个重要课题，并有所争论。 在上述的第一种情况中（XeF2十Si), 没有离子轰击时，离解的F原子可自发地刻蚀硅，但刻蚀速率低，在高能离子轰击下，提高了总刻蚀速率；在第二种情况下，没有高能离子轰击，（Cl2+Si)是不发生反应的。我们称前者为离子增强刻蚀；后一种情况称为离子感应刻蚀。 这两个例子说明，离子束刻蚀情况是与物过程有关的，并不是惰性气体离子的化学反应的贡献。在（XeF2十Si)和（Cl2+Si)的加速反应中，若离子能量为1keV时，Ar+, Ne+和He+离子的加速作用依次为Ar+>Ne+>He+。大量的研究结果表明，这些离子的加速作用与动量转移有关。但是，在CF4及其有关气体的等离子体刻蚀中，情况又不一样，这里离子本身就含有反应剂（例如CF3+）。在用XeF2刻蚀Si，并同时进行离子轰击的情况下，若用CF3+代替Ar+进行轰击，其刻蚀速率基本上不发生变化。因此，高能离子通过物理过程可以增强反应过程，与离子的化学反应无关。 对于反应离子刻蚀，等离子体中产生的主要是中性反应物，这些中性反应物先吸附于固体表面，再与表面原子反应，形成的反应物再解析成挥发性物质，整个反应可有等离子体中的高能离子诱发并加速。当然，高能离子提高反应速率的程度取决于所用的气体，材料和工艺参数的选取。 五、气体成份气体成份在等离子体刻蚀或反应离子到蚀中是影响刻蚀速率和选择性的关键因素，表8、1是VLSI制造中常用材料的一些代表性刻蚀气体。由表8.1可见，除了去除光削胶和刻蚀有机质之外，VLSI中主要使用卤素气体。选择气体的主要依据是，在等离子刻蚀温度(室温附近)下，它们是否能和剥蚀材料形成挥发性或准挥发性卤化物，由于含卤气体能相当容易地剂蚀VLSI所用的无机材料，而且工艺危害也很小，所以，卤化毒气体占有主要优势。 在反应刻蚀中，经常使用的是含多种成份的混合气体，这些混合气体由一种主要气体加入一种或几种添加剂组成，添加剂的作用是改善刻蚀速率、选择性、均匀性和刻蚀剖面。例如，在刻蚀Si和SiO2时，使用CF4为主的混合气体， 六、气体流速 气体流速决定反应剂的有效供给程度。反应剂的实际需要取决于有效反应物质产生与消耗之间的平衡过程，刻蚀剂损失的主要机制是漂移、扩散、复合以及附着和输运。 在一般工作条件中，气体流速射到蚀邃率R的影响不大，在极端情况下，可以观察到气体液邃的影响，例如，诙邃很小，刻蚀速率受反应剂供给量的限制1相反，当流邃很大时，输运成为反应剂损失的主要原因。是否发生输出损失取决于泵速、气体和反应器内的材料，在一般情况下，活性反应剂的寿命根短，流速的影响不必考虑}当活性剂的寿命较长(例如F原子)时，流速对刻蚀速率R产生影响，由图8.34可见，R-1是流速的线性函数，这与反应剂滞留时间与流速的关系一致，说明在所示的条件下，活性剂的寿命由输运损失决定。 七、温度在反应剥蚀中，M度对刻蚀速率的影响主要是通过化学反应j直率体现的。为获得均匀、重复的刻蚀速率，必须认真控制衬底温度，等离子体加热是衬底温度上升的主要原因；此外，刻蚀过程的放热效应也不可忽视。 八、压力、功率密度和频率 压力、功率密度和频率都是独立的工艺参数，但在实际中，它们各自对刻蚀工艺的影响是难以预计的。压力和频率较低，而功率密度较高，可以提高电子能量和人射离子的能量，增加功率也可提高等离子体中活性剂和离子的密度。因此，在离子加速反应刻蚀中，降低压力或频率，或增加功率密度，可以获得更好的各向异性刻蚀。 一般刻蚀速率单调地随功率而增加。由于外加功率几乎都要转变为热量，因此，在功率密度板高时，样品温度升高，需要考虑衬底散热，否则，会造成有害的影响。 系统压力对到蚀速率的影响，随刻蚀材料及气体的不同而有明显的差异。随着系统压力増加，刻蚀速率增大，选择合适的刻蚀条件可以获得最大的刻恤速率。 频率主要是通过离子能量面影响到蚀速率。放电的工作电压障频率的降低而增加，因而离子的轰击能量在低频下将比高频下的高，又因为刻蚀速率与您轰击能量成正比，所以，在低频下能获得比较高的划蚀速率。 九、负载效应 在反应刻蚀的过程中，刻蚀的速率往往隲刻蚀面积的增大而减小，这种现象称为负载效应。当反应剂与剥蚀材料的反应迅速时，容易产生负戦效应。如果刻蚀是反应剂的主要损失机制，则刻蚀材料的表面积越大，反应剂的消耗速率就越快。活性物质的产生率由工艺参数(例如压力、功率、频率等)决定，与到蚀材料的多少无关、这样，反应刑的平衡浓度可由产生率和损失率之差决定，在反应离子刻蚀的过程中，刻蚀速率只与被刻蚀的面积成反比，刻蚀的速率R随被刻蚀的面积的増大而减小。这说明在一次刻蚀的过程中，需要刻蚀的硅片数目越多，由于反应原子和原子团的消耗，整体的刻蚀速率就越慢。若等离子体中反应刑的寿命很短，负载效应很小就可以忽略，反应剂的损失机构主要由刻蚀消耗所决定。 在集成电路工艺中，负载效应的出现，将影响图形尺寸的精确控制，因为，随着刻蚀到达终点，被腐材料的表面积迅速减小，此时的刻蚀速率就会比正常划蚀速率高得多，不但进行过刻蚀，而且也加速了倒向刻蚀，给条宽的控制造成困难。 从某种意义上说，负载效应是一种宏观过程，反应室中某个硅片的存在将影响另一硅片的刻蚀速率，这就意味着等离子体中反应剂的输运过程非常迅速，以致等离子体中的反应剂并不存在多大的浓度梯度。当然，被多打虫图形的尺寸和密度不同，也会影响刻蚀速率，这可能是由于反应速率不同，引起反应剂的局部浓度梯度而造成的。

---