电晶体自发明至今已有二十五个年头了，由于这个划时代的贡献，使得电子产品打入整个人类的生活之中成为一种非常大众化的玩意儿。去年十二月间，美国电子工业界还举行了一个二十五周年纪念大会以庆祝这个利用固态物质取代真空管的伟大贡献。回顾半导体电子零件的发展史，我们发现一直到一九六○年，电子仪器依然是用像铅笔上橡皮擦那样大小（或更大）的电晶体一个一个连接起来的，而且每个电晶体的平均价格高达美金一元。一九六○年后期，科学家开始设计各种不同的方法在矽的单晶片（single crystal wafer）上做成部份或整套的电子线路，这就是大家所熟知的积体电路（Integrated Circuit）一般习稳IC。早期的积体电路在大约若干毫米平方的晶片上只能包含约一打左右的电子元件，但是今日大量生产的积体电路上已含有约三千个电子元件，而且其中大部份是电晶体，目前已有某些高级积体电路内拥有电晶体等元件达一万个之多，我们似乎可以预期在一九八○年代里将会有包含上百万电晶体元件的积体电路出现〔注一〕。
传统的电晶体我们称之为双极电晶体（bipolar transistor），由於此种电晶体生产程序上的先天限制，使得我们很难在一个晶片上制出元件密度很高的积体电路出来，因此目前所谓的LSI（Large Scale Integration大型积体）都是用MOS方法制造的，所谓MOS乃是Metal Oxide Semiconductor诸英文字的缩写（参考图四），利用此种技术可以把积体电路做得更小且其包含的元件更多。而且在制造的程序上MOS的制作也要比制造传统电晶体简单。我们都知道一个产品要能在市场上竞争，不外乎品质优异，价格低廉， MOS的制作程序简单故成本较低。一个拥有200个电晶体的LSI上每个电晶体的平均价格只有美金一分而已，而且一般咸信在十年中每个电晶体的平均价格可以再降低30倍之谱，那时每个电晶体的价格将和书面上的烫金字一样的便宜（参考图三）。除此而外，积体电路信赖度（reliability）的增加，体积和重量的减少也是使积体电路受到普遍重视与喜好的原因之一，当然这些原因较诸成本的降低就显得无足轻重了。
要使成本降低，只有大量生产，积体电路的制造即采大量生产的方式。一般的方法是同时把许多晶片经过一系列的化学及冶金处理，继以照相腐刻（phtolithography），扩散（diffusion）等程序，在每个晶片上往往可制出数百个积体电路。但尽管科学家想尽办法使每个晶片保持均匀相同的性质，甚至在每个制周程序上都注意这个问题，晶片的性质总是无法保持一定的规格，每个晶片上往往又会有许多缺陷（defect）及差排（dislocation），或在晶片表面上附有某些不需要的物质；更由於积体电路中的精度是以微米（10-4cm）为单位的，因此一个肉眼都看不见的缺陷往往破坏了整个积体电路的特性，所以上述大量生产出来的IC在经过品质检验时往往会有部份被淘汰掉，因此在IC的制造上会有所谓的“成功率”（yield）问题。一个高级的IC在生产的初期其成功率往往是很低的，但从摸索实验的经验中，成功率往往能很快的被提高。近年来由於精密测量及控制仪器方面的改进，已使IC制造程序获得很好的改善；也因此科学家乃能制造更复杂的积体电路。当然积体电路作得越复杂密集，其成功率也相对的越低，因此除非制造程序上有个很大的突破，否则成本的降低总会达到某个极限的。
电晶体的起源
在MOS积体电路上的电晶体是一种利用场效应（field effect） *** 作的场效电晶体，一般简称FET（Field Effect Transistor），其 *** 作原理是在垂直於晶片表面的方向上加一电场来控制源极（source）与曳极（drain）之间的电导（conductance）。其实这个效应早在一九三○年即由李利费尔德（Julius, Edgar Lilienfeld）所发现（他在一九三五年取得场效应元件的专利权），但由於那时候晶体表面及薄膜（thin film）方面的物理知识相当缺乏，所以场效应的元件无法制成，而且那时期由於大部份科学家都致力於真空管方面的研究发展，场效应方面的理论也一直乏人去加以深入探讨。
大概在一九三○年末，有一位在贝尔实验室工作的年轻物理学家薛克利（William B. Shockley）对於利用固态物质来制造电子元件的可能性发生很大的兴趣，当初他致力於发展一种固态电子元件作为电话与电话间的交换系统以取代传统的电动机械开关（electomechanical switch）。薛克利及一些先进人士均深信电话开关在不久的将来会被大量需要，如果仍用真空管的话那将是非常不经济的，而且真空管的信赖度又很低。薛克利在薛基（Walter Schottky）所研究的金属与半导体界面的整流（交流变直流）现象的文章中发现我们可以利用半导体中空间电荷区（space charge region）〔注二〕，宽度的改变来放大信号（参考图二）。他深信利用此层空间电荷区可以像开关阀一样控制半导体内的电导而收到控制二极间电流大小的效果，这和真空管利用栅极的电压来控制二极间电流的原理非常相似。在一九三九年时，薛克利就曾想利用铜和氧化铜来试制此种电子元件，但是不幸没有成功。
二次大战后，薛克利再度回到贝尔实验室工作，他和巴定（John Bardeen）、卜勒登（Walter H Brattain）〔注三〕二人开始研究锗（Ge）半导体中的场效放大作用（因当时锗的物理性质远较氧化铜了解）。他们对半导体表面接点（surface contact）及空间带电区的研究终於1947年发明了“点触电晶体”（point contact transistor），虽然此种点触电晶体无法大量生产，但无论如何他们证实了利用半导体制电子元件的构想，剩下的似乎只是技术上的问题而已。果然在1948年“接面电晶体”（junction transistor）就被制造出来了。接面电晶体或称双极电晶体共有二个接面（junction）；这二个接面把半导体分为三个区域分别称为射极（emitter），基极（base）及集极（collector），从射极流向集极的电流可以用基极的微小讯号来控制，因此有讯号放大的作用。
虽然电晶体的发明使科学界兴奋了一阵子，但在薛克利的领导下，贝尔实验室的科学家对场效应的兴趣并未丝毫降低。1948年皮尔逊（Gerald L. Pearson）和薛克利在矽晶片的pn接面（p-n juncticn）〔注四〕中发现场效应现象，1952年薛克利发表了场效电晶体的理论。就在次年（1953）场效电晶体由戴斯（George C. Dacey）和露斯（M. Ross）二位设计出来了，但那时的场效电晶体是利用电场来控制 Ge 中的导电现象。由於它的价格相当昂贵，而且其较一般电晶体的优点有限，所以只在一些特殊场合中才应用此种场效电晶体。
科学家发现矽对温度具有较高的稳定性，而且在制造上也较易控制，所以其成本较低。大约在1950年以后，Si即逐渐取代Ge作为电晶体的材料。科学家对矽晶体表面的研究进步相当神速，元件的制造技术也是日新月异；因此矽与二氧化矽的界面现象也逐渐被了解并能被控制，制造出来的电子元件其稳定度也越来越高。1960年贝尔实验室的江（Dawon Kahung）及艾特拉（John Atalla）用一个绝缘的电极（他们称之为闸（gate））在p－n接面之间引发一个导电的通道（channel）而来控制晶体中的导电状况。根据这个构想，场效应电晶体（FET）终於在二年后由RCA（美国无线电公司）的赫富斯顿（Stephen R. Hofstein）及海曼（Frederick P. Heiman）设计出来。其构造是在矽晶片上不同的二个地方引入n型或p型杂质做为源极和曳极，二极之间的晶片上再长一层二氧化矽的绝缘物，然后在SiO2上镀上一层金属作为闸极。从纵剖面来看，其构造是金属—氧化层—半导体，因此称为MOS电晶体（Metal－Oxide－Semiconductor transistor）。
我们以n型半导体为例来说明MOS的 *** 作原理。当在源极与曳极之间赋予一个电压时，二者之间导电的良好与否可由通道上电荷的多少来决定，而通道中之电荷可由闸极的电压来引发（induce）。从电磁学的知识，我们都知道若在闸极上赋予一些电荷则在闸极下的半导体会引发一些符号相反的电荷，这些电荷即可构成所谓的通道，此通道的宽度（亦即所引发电荷的多少）与闸极的电压成比例，因此我们可以用闸极的电压来控制流经源极与曳极之间电流的大小。实际上若闸极上所加的电压未超过所谓临限电压（threshold voltage）时，源极与曳极之间的电导仍然很小，但一旦超过临限电压后，则其电导乃急骤增加，因此二者之间的电流乃急骤增加。N型半导体上闸极的电压是负的，故所引发的电荷是正的〔注五〕，这种通道称为p－通道加强型电晶体（p－channel enhancement transistor）；若半导体是p型而且其源极与曳极是n型，则闸极上的电压应该用正的，而且引发出来的电荷是负的，此时的电晶体则称n－通道加强型电晶体（n－channel enhancement transistor）。还有一种 FET其构造与上述大致相同，唯当闸极电压为零时源极与曳极之间已存在一个带电通道（此通道的电荷与源极及曳极者相同）。当闸极加以一个电压时反而使通道内的电荷减少（例如原来是n－通道，加上一个负电压后由於电场作用使通道内电子数减少），因此二极间的电流在闸极电压为零时最大，电压增加电流反而减小，此种电晶体由其通道电荷的不同分别称为n－通道空乏型电晶体及p－通道空乏型电晶体（n－channel depletion transistor and p－channel depletion transistor），但在实际应用上由於加强型FET具有较大的可塑性，因此在线路上大多是用加强型FET。
MOS电晶体
前面我们曾说过MOS电晶体在制造程序上远较传统的电晶体简单。因此若制造MOS的积体电路当然要比用老式电晶体积体电路简单省事得多。就拿一般的反相器（inverter）来说吧，如果用接面电晶体的话需要四个不同的扩散步骤并要用六套面幕〔注：面幕之作用可参阅科月四卷十月号离子深植技术一文〕，但若用MOS电晶体的话则只要一次扩散步骤及五套面幕即可。正因为上述的优点加上成本低廉，使得1960年以来MOS方面的研究受到普遍的重视。科学家花了好几年的时间去研究并解决矽晶片与氧化矽界面间的不稳定问题及氧化矽本身的特性。过去六年来，MOS积体电路已经从完全没有的状况到今年总值二亿五仟万美元的四千八百万个积体电路，预期今年用双极电晶体的积体电路大概有四亿个之多，（总值七亿二千万美元），读者可以由上面的数字发现MOS积体电路的成长速率是相当惊人的。
MOS和真空管一样用电压来控制电流的大小，并且有很高的输入阻抗（input impedence），其输出与输入之比也相当的线性（linear），但接面电晶体乃是利用电流来控制的，因此其特性不若MOS那般线性，而且其输入阻抗也远较MOS小。其次MOS不论在导电状况或不导电状况其所消耗的能量都远较接面电晶体小。但是到目前为止，我们所制造出来的MOS电晶体其运作速率没有一般的电晶体快，然而这个速率上的差异主要是由於MOS的制造技术尚未成熟所致，而不是MOS本身在理论上受到什麼限制。依目前的情况来说，由於二者各有利弊，因此设计仪器的工程师往往会为二者的取舍犹豫不决，但笔者个人深信在七十年代的末期在数位电子线路中MOS势必会占一个较重要的角色。
目前有数以百计的各型MOS积体电路被应用在桌上型电子计算器（desk calculator）及各种电子设备中，包括最简单的逻辑线路到含有记忆单元及逻辑的积体电路。除了需要高速率的电子计算机以外，几乎所有新的电子设备内中都多多少少有些MOS线路在内。
MOS计算器
MOS在商业上的最大应用大概要推桌上型计算器（desk calculator）及袖珍型计算器（pocket calculator）了。在 MOS没有被应用以前，桌上型计算器大都用电动机械零件所设计而成，因此每个计算器的成本大概在美金五百元到一千元之间。后来双极电晶体的积体电路应世后，品质方面当然改进了不少，但若以所化的成本而论，这种改进并不很大。但到1969年时，我们已能把计算器中所有的计算单元设计在若干片积体电路上了，再只三年的功夫，现在我们已可把整个复杂的计算器线路设计在一片MOS的积体电路上（参考图四）。利用此种MOS积体电路使得计算器的成本大大的降低，现在一个高效率的计算器只要化50～200元美金就可买到，可以深信在不久的将来此种计算器的价格将更便宜，品质将更好。
虽然由於MOS的运作速率不够快，因此尚无法应用在大计算机的中央处理系统内，但MOS积体电路的价格越来越低，目前已可和磁圈记忆器相竞争，相信将来计算机中的记忆单元均将为MOS取代。目前MOS中每个数元（bit）的价格大约是0.8分美元。最近又用MOS制出随意出入记忆器（random access memory），其价格与磁圈记忆器相当，而其优点是所需要的电源较小，而且产生出来的热量也很少，因此设计计算机时可以把记忆器中记忆单元的密度设计得很高。另外用磁圈作记忆器时需要一种高品质的线，为了节省起见这种高品质的线往往由所有的磁圈共用，无形中限制了计算机的功能。但是用MOS 记忆器时由於其取存资料可用积体电路取代，所以计算机的设计者可以自由安排其记忆器，使整个计算机有更好的效率，而不必顾虑成本问题。虽然生产磁圈记忆器的厂商正在努力和MOS记忆器竞争，但我深信，MOS取代磁圈记忆器只是时间的问题而已了。
何谓PMOS，NMOS，及CMOS
回顾半导体技术的发展史，我们可以看到由於对半导体材料，结构以及线路方面的高度研究发展，整个半导体的技术一直在改进中。在MOS这方面，其应用所及的范围已相当广泛，但犹在扩大中。最早在市场上的MOS积体电路是p一通道加强型（PMOS），目前此种型式的MOS约占所有MOS 积体电路的80％，这大概是PMOS的生产程序较易被控制的原因吧！但是现在的科技已经可以制造别种类型的MOS，例如NMOS（n－通道加强型MOS）及NMOS与PMOS合起来应用的CMOS（Complementary MOS）。由於电子较电洞（hole）更易移动，所以NMOS的运作速率要比PMOS快约2～3倍，因此在有些速率因素比较重要的部份采用NMOS以使整个积体电路得到最佳效果。
CMOS目前正受到广泛的重视，而且很可能变成所有元件中最重要者。把n通道和p通道二个组合在一起的线路可能是目前所有积体电路中最好的一种。最简单的CMOS线路是一个反相器（参阅图五），它是由PMOS和NMOS串联在一起组成的，目前此种线路是所有半导体元件中消耗功率最少的，把这种反相器线路做适当组合，我们可以设计出许多有用而消耗功率很小的线路。例如一个常被用为计时的十四阶二进位计数器（14－stagebinary counter），在5伏特电压时只消耗2.5微瓦（10-6瓦特）的能量，大概只有用PMOS或双极电晶体积体电路时的十万分之一，这在一些电源很有限的仪器上真是太重要了，任何一个以电池为电源的装置都该考虑使用CMOS。
PMOS和NMOS也可以用并联的方法接在一起以构成传递开关（transmission switch），此种开关可双方向的通过数位信号（digital signals）或类比信号（analogue signals）。理论上此种线路也可以用NPN和PNP电晶体组合得到，但这种线路非常不经济，而且用低廉的CMOS还有一个好处是可以把杂音去掉，因此在杂音信号很强的地方更应该使用CMOS。线路设计者发现我们可以用反相器线路和传递开关线路适当组合而得到我们所需要的任何逻辑线路及开关线路。
积体电路——尤其是CMOS——在商业上一个很大的应用是制造电子表或电子钟，此种电子钟表的准确度非任何机械钟表所能及。它是利用电子计数线路将一种石英的天然振动频率分成好几种电子信号并以之驱动钟表上的针，或甚至将这些信号直接接到液晶（liqguid crystal）、发光二极体（light emitting diode）之类的电光数位元件（electro-optic digital device）上。这样我们可以从指示数字中直接得知时间，看来这种价廉物美的电子表势必会改变整个的钟表工业了。
在理论上，MOS的运作速率应该只和电荷载子（charge carrier）的能动度（mobility）及载子所经过的距离有关，那麼其运作速率应该和最快的电晶体差不多才是。但是目前我们所做出来的MOS其运作速率远较双极式电晶体慢，这又是什麼原因呢？理论上既然没有限制，那麼一定是构造上的问题，原来我们在做源极和曳极扩散时往往会在源极、曳极及矽晶体座（substrate）之间形成一个相当大的电容，就由於这些电容使整个MOS的运作速率慢了下来，现在科学家正在利用各种方法来减少这些电容以增加速率，可以相信未来的MOS积体电路的运作速率必能大大的提高。
何谓SOS
在MOS的制造程序及运作原理中（参考图二，六），我们可以发现真正使用到的矽晶片只是表面一层，矽晶片实在不需要这麼厚，但是太薄的矽晶片太碎根本无法 *** 作，因此科学家们想到另一种方法，那就是设法在人造的蓝宝石上镀上一层矽的单晶薄膜（大约10-4cm厚），然后在这层薄膜上做MOS的结构。实验发现用此种结构，源极和曳极的电压均较用矽晶片者降低了约20倍。而且我们可以用化学方法将电晶体之间的矽单晶薄膜腐蚀掉而收到隔离的效果，然后我们蒸镀（evaporation）金属上去使电晶体与电晶体能连接构成我们所需要的线路。在这里我要特别指出来的是金属大部份是镀在蓝宝石上，不像以前的MOS是镀在矽晶片上，因此不会有额外的电容。这种在蓝宝石上镀上一层矽单晶薄膜制出来的元件我们称为SOS，是从英文字母Silicon on Sapphire中缩写而来。目前此种SOS积体电路由於技术上尚未成熟，故其成本仍相当高，因此只有在某些特殊的场合中才用到。
结语
MOS除了可以成功地做为一个场效电晶体外，我们尚可利用闸极与矽体座之间的二氧化矽做为电容之用。电容可以储存电荷，若我们把这些MOS电容适当排列，则利用时钟脉冲信号（clock pulse signal）来控制电荷从一个电容上转移到另一个电容上，利用此种原理我们可以用 MOS 做资料处理系统所用的移位记录器（shift register）。此外 MOS 电容也可以用作感光原件，当光照到此种元件时会产生电荷载子，这种载子即被储存在MOS 电容中，以后当有一列时钟脉冲信号输入时，我们可以把前面这些因光而产生的信号读出来（read out）。目前已制成的一种电视摄影机，其体积只有手掌一般大而其重量尚则不及一磅，就是利用此种元件制成的。此种MOS感光元件尚可应用在慢描电视（slow-scan television），高度传真等一些需要高鉴别率（resolution）的仪器上。我们可以想像此种元件将来在工业上或其他娱乐消费上应用的远景。
回顾MOS的发展史，其理论很早就被科学家推演出来，但真正MOS元件大量应市却是最近几年的事，可见一个听起来很合理的构想往往是要赖科学技术来将之实现的。我们能不埋首科技研究以期迎头赶上别人吗？译者期与青年朋友共勉之。
原文译自“Scientific American.”
1973年8月号
注一：配合离子深植技术的发展及晶体品质的改良，此种积体电路似乎是指日可待的。（请参阅科学月刊第四卷第十期）
注二：让我们以N型矽晶来说明此种现象，当金属与半导体接触在一起时，靠近界面的N型晶体内的电子会被排斥，因此在界面附近会有一个带正电的离子区域，我们称之为空间电荷区（space charge region）。
注三：薛克利，巴定和卜勒登三人即因发明电晶体而获得1956年诺贝尔物理奖。其中卜勒登曾於去年九月间来华访问。
注四：N型晶体和P型晶体接合在一起所形成接面称为PN接面，但在实际的制造上是用扩散或离子深植技术在N型（或P型）的原晶体内渗入三价（或五价）的原子以形成此种接面。
注五：在半导体学中此种正电荷称为“电洞”（hole），因为其实际上是由於晶体构造的键上缺少一个电子形成的，此种电洞又很容易从其他键上夺取电子过来而产生电子的流动，此等电子流可以看成电洞的流动，唯其方向和电子流动方向相反。读者应注意的是此种带正电的电洞与前面空间电荷间的正电荷完全不同，空间电荷区中的正电荷是由离子产生的，是固定而不可移动的，但电洞则可以因所加之电场而流动产生电流。
1、随机存储器
对于任意一个地址，以相同速度高速地、随机地读出和写入数据的存储器（写入速度和读出速度可以不同）。存储单元的内部结构一般是组成二维方矩阵形式，即一位一个地址的形式(如64k×1位)。但有时也有编排成便于多位输出的形式（如8k×8位）。
特点：这种存储器的特点是单元器件数量少，集成度高，应用最为广泛（见金属-氧化物-半导体动态随机存储器）。
2、只读存储器
用来存储长期固定的数据或信息，如各种函数表、字符和固定程序等。其单元只有一个二极管或三极管。一般规定，当器件接通时为“1”,断开时为“0”，反之亦可。若在设计只读存储器掩模版时,就将数据编写在掩模版图形中，光刻时便转移到硅芯片上。
特点：其优点是适合于大量生产。但是，整机在调试阶段，往往需要修改只读存储器的内容，比较费时、费事，很不灵活（见半导体只读存储器）。
3、串行存储器
它的单元排列成一维结构，犹如磁带。首尾部分的读取时间相隔很长，因为要按顺序通过整条磁带。半导体串行存储器中单元也是一维排列，数据按每列顺序读取，如移位寄存器和电荷耦合存储器等。
特点：砷化镓半导体存储器如1024位静态随机存储器的读取时间已达2毫秒，预计在超高速领域将有所发展。
扩展资料：
半导体存储器优点
1、存储单元阵列和主要外围逻辑电路制作在同一个硅芯片上，输出和输入电平可以做到同片外的电路兼容和匹配。这可使计算机的运算和控制与存储两大部分之间的接口大为简化。
2、数据的存入和读取速度比磁性存储器约快三个数量级,可大大提高计算机运算速度。
3、利用大容量半导体存储器使存储体的体积和成本大大缩小和下降。
参考资料来源：百度百科-半导体集成存储器
离子注入是离子参杂的一种。 随着VLSI器件的发展，到了70年代，器件尺寸不断减小，结深降到1um以下，扩散技术有些力不从心。在这种情况下，离子注入技术比较好的发挥其优势。目前，结深小于1um的平面工艺，基本都采用离子注入技术完成掺杂。离子注入技术已经成为VLSI生产中不可缺少的掺杂工艺。 ………离子注入具有如下的特点 ①可以在较低温度下（400℃）进行，避免高温处理。②通过控制注入时的电学条件（电流、电压）可以精确控制浓度和结深，更好的实现对杂质分布形状的控制。而且杂质浓度不受材料固溶度的限制。③可选出一种元素进行注入，避免混入其他杂质。④可以在较大面积上形成薄而均匀的掺杂层。同一晶片上杂质不均匀性优于1％，且横向掺杂比扩散小的多。⑤控制离子束的扫描区域，可实现选择注入并进而发展为一种无掩模掺杂技术。 …………离子注入技术应用领域 2．1 离子注入应用于金属材料改性 离子注入应用于金属材料改性，是在经过热处理或表面镀膜工艺的金属材料上，注入一定剂量和能量的离子到金属材料表面，改变材料表层的化学成份、物理结构和相态，从而改变材料的力学性能、化学性能和物理性能。具体地说，离子注入能改变材料的声学、光学和超导性能，提高材料的工作硬度、耐磨损性、抗腐蚀性和抗氧化性，最终延长材料工作寿命。离子注入提高工模具的耐磨性能、金属样品的抗疲劳性以及金属表面耐腐蚀性 2 离子注入机应用于掺杂工艺 在半导体工艺技术中，离子注入具有高精度的剂量均匀性和重复性，可以获得理想的掺杂浓度和集成度，使电路的集成、速度、成品率和寿命大为提高，成本及功耗降低。这一点不同于化学气相淀积，化学气相淀积要想获得理想的参数，如膜厚和密度，需要调整设备设定参数，如温度和气流速率，是一个复杂过程。上个世纪70年代要处理简单一个的ｎ型金属氧化物半导体可能只需6～8次注入，而现代嵌入记忆功能的CMOS集成电路可能需要注入达35次。 技术应用需要剂量和能量跨越几个等级，多数注入情况为：每个盒子的边界接近，个别工艺因设计差异有所变化。随着能量降低，离子剂量通常也会下降。具备经济产出的最高离子注入剂量是1016/cm2，相当于20个原子层。 3在SOI技术中的应用 由于SOI技术（Silicon-on-Insulation）在亚微米ULSI低压低功耗电路和抗辐照电路等方面日益成熟的应用，人们对SOI制备技术进行了广泛探索。 1966年Watanabe和Tooi首先报道通过O＋注入形成SILF表面的Si氧化物来进行器件间的绝缘隔离的可能性。1978年，NTT报道用这项技术研制出高速、低功耗的CMOS链振荡电路后，这种注O＋技术成为众人注目的新技术。从而注氧隔离技术即SIMOX就成了众多SOI制备技术中最有前途的大规模集成电路生产技术。1983年ＮＴＴ成功运用了SIMOX技术大批生产了COMSBSH集成电路；1986年ＮＴＴ还研制了抗辐射器件。这一切，使得NTT联合EATON公司共同开发了强流氧离子注入机（束流达100mA），之后EATON公司生产了一系列NV－200超强流氧离子注入机，后来Ibis公司也研制了Ibis－1000超强流氧离子注入。从此SIMOX技术进入了大规模生产年代。到了上世纪90年代后期，人们在对SIMOX材料的广泛应用进行研究的同时，也发现了注氧形成的SOI材料存在一些难以克服的缺点，如硅岛、缺陷，顶部硅层和氧化层的厚度不均匀等，从而导致了人们开始着眼于注氢和硅片键合技术相结合的智能剥离技术即SMART CUT技术的研制，上世纪90年代末期，H＋离子注入成了新的热门话题。目前虽无专门的H＋离子注入机，但随着SMART CUT工艺日趋成熟，不久将会出现专门的H＋离子注入机。 除了半导体生产行业外，离子注入技术也广泛应用于金属、陶瓷、玻璃、复合物、聚合物、矿物以及植物种子改良上。欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）