根据此前公告，长电 科技 向23名特定对象非公开发行人民币普通股（A股）共计1.77亿股，发行价格为人民币28.30元/股，募集资金50亿元，主要投向“年产36亿颗高密度集成电路及系统级封装模块项目”、 “年产100亿块通信用高密度混合集成电路及模块封装项目”。该公司称，此次募资有助于发展SiP（系统封装）、QFN（四侧无引脚扁平封装）、BGA （球栅阵列封装）等封装能力，更好地满足5G通讯设备、大数据、 汽车 电子等终端应用对于封装的需求，进一步推动5G技术在中国商用领域的发展。
随着芯片尺寸越来越小，芯片种类越来越多，输出入脚数大幅增加，3D封装、扇形封装(FOWLP/PLP)、微间距焊线技术，以及SiP等技术的发展成为延续摩尔定律的最佳选择之一。半导体封测行业也在由传统封测向先进封测技术过渡，先进封装技术在整个封装市场的占比正在逐步提升。
根据市场调研机构Yole的数据，2018年先进封装全球市场规模约276亿美元，在全球封装市场的占比约42.1%，预计2024年先进封装全球市场规模约436亿美元，占比约49.7%，2018-2024年全球先进封装市场的CAGR 约8%，相比同期整体封装市场（CAGR=5%）和传统封装市场，先进封装市场的增长更为显著，将为全球封测市场贡献主要增量。
除了向先进封测演进，封测行业的需求也正不断上涨。受益于集成电路国产化浪潮，智能化、5G、物联网、电动 汽车 等新技术的落地应用以及疫情催生下的“宅经济”也带来PC、服务器、电玩等电子终端需求大增，半导体晶圆和封测产能都供不应求，也拉动了封测厂商业绩。
2020年长电 科技 收入人民币264.6亿元，较上年增长 28.2%，净利润超过公司上市17年间净利润总和的两倍；通富微电2020年实现营业收入107.69亿元，较上年同期增加30.27%，净利润3.38亿元，同比增长1668.04%；华天 科技 2020年营收83.82亿元，同比增加3.44%，净利润7.02亿元，较上年增加144.67%。
市场的巨大需求导致半导体供应链和产能紧缺，该矛盾短期内难以解决。通富微电表示，目前来看，半导体产业处于高景气周期，产能供给紧张带来的缺货、涨价情况已遍布行业内很多环节，从设计到晶圆到封测，都与客户协商调涨价格。半导体产能紧张的局面还会在相当长的一段时间内延续。 “半导体封测产能出现了长时间供不应求的局面，公司可以利用这个时机同客户一起沟通、协商，调整成本结构和价格，提升产能利用效率。一方面带动公司盈利能力回升，另一方面，实现公司和客户的良性可持续发展。 ”
长电 科技 首席执行官兼董事郑力在近期一次论坛上表示，此次产能紧张问题将在今年九十月份得到一定程度的缓解。他在业绩会上表示，公司在新加坡购入的三栋封测厂房预计2021年投产。
提到三星旗下的智能设备芯片，许多朋友可能首先想到的是用于智能手机的Exynos 1080、Exynos2100，以及传闻中即将内置AMD RDNA2光追GPU的Exynos 2200。但实际上，相比于（至少到目前来说）产品力并不算十分出众的手机SoC，三星的Exynos家族在另外一个领域，反倒是至今都占据着技术和设计上的绝对领先地位。而这，就是三星的Exynos智能可穿戴设备芯片家族。
Exynos的可穿戴芯片有多强呢？早在2018年，当时业界主流的高通Wear2500用的还是32位的Cortex-A7架构，制程也是古老的28nm时，同一年里三星推出了一款名为Exynos 9110的同类芯片。
Exynos 9110所使用的是三星自家的10nm制程，CPU基于64位的Cortex-A53架构打造。并且更为重要的是，相比于同期其他可穿戴芯片因为架构太老，不得不使用四核CPU设计以提升性能的做法，三星选择了新架构+双核的思路，因此不仅性能不差，而且还拥有了非常明显的功耗优势。
于是乎，在当时搭载其他可穿戴芯片的全智能手表续航表现普遍在一天左右，有的甚至还到不了的情况下，三星采用了Exynos 9110的全智能手表产品，续航却可以轻松达到三天甚至更久。
请注意，这还仅仅只是三星Exynos可穿戴芯片在三年前的水准而已。因为就在近日，三星方面又推出了新一代的可穿戴芯片——Exynos W920。而当我们将Exynos W920与当前市面上其他智能手表的最新芯片方案进行对比后，很快就意识到三星这一次又“绝杀”了竞品。
首先在基础的制程和架构方面，当前市面上最新的可穿戴硬件平台，高通骁龙Wear4100采用的是12nm的制程和四核Cortex-A53 CPU、单通道LPDDR3内存，以及Adreno 504 GPU。平心而论，骁龙Wear4100与此前的骁龙Wear2500/3100相比，已经算是一口气进步了5年（Wear3100基于2013年的骁龙400，Wear4100基于2018年的骁龙429）之多。
然而相比之下，Exynos W920使用的是5nm EUV制程、Cortex-A55 CPU、LPDDR4内存，以及ARM去年刚发布的Mali-G68 GPU。换而言之，单就架构和制程上，Exynos W920就领先了竞争对手至少两年的水准。
但是对于Exynos W920来说，它天生就不存在这个烦恼。一方面因为它采用了先进许多的半导体制程，配备了更省电的内存子系统；另一方面则是因为Exynos W920延续了前代的CPU设计思路，通过使用能效比更高的新架构CPU，就能仅用双核设计实现接近对手四核的性能，同时大幅降低功耗。
事实上，与自家的前代产品相比，Exynos W920的CPU性能可达上代的120%，GPU性能更是直接暴增到前代产品的1000%，可见先进架构与制程的威力之大。
Exynos W920集成的Cortex-M55，比OPPO用的Apollo 4S芯片架构（Cortex-M4）先进了三个世代
不止如此，在Exynos W920里三星甚至还专门设计了一颗基于Cortex-M55低功耗架构的协处理器核心。它的作用就是在智能手表处于息屏显示状态时，从主CPU手里“接管”运算任务。如此一来，基于Exynos W920的智能手表将无需内置辅助芯片，就能达到与其他使用了辅助芯片一样高、甚至是更高的息屏计算性能，同时还能有效简化设计，进一步降低产品的功耗和成本。
然而这还没有结束。事实上，Exynos W920还不只是本身的“内功”极其先进，它还采用了当前最新的扇出面板级封装 (FO-PLP)，将SoC、内存、电源管理芯片，以及eMMC闪存封装为了一整颗芯片。相比传统的、将不同部件分散焊接到PCB上的设计，Exynos W920的这一封装不仅实现了更短的布线、更高的系统整体性能，同时还能大幅节约智能可穿戴设备的电路板面积。而对于像智能手表这样内部“寸土寸金”的设备来说，更小面积的电路板也就意味着更多的空间可以用于容纳电池，从而进一步提升设备的续航能力。
当然，站在消费者的角度上来说，我们完全可以期待，Exynos W920将有助于三星在他们最新的智能手表上实现惊人的低功耗和长续航表现。同时，其极高的GPU性能，也意味着它将可以驱动比过去高得多分辨率的智能手表显示面板，从而有效改善智能手表的显示细腻度，甚至于实现某些特殊的高分辨率可穿戴设备设计——比如说一整块围绕手腕的柔性屏，显然并不是没有可能。
但是站在行业观察者的角度上来看，我们其实更想知道的是，为什么三星可以去积极地使用最新的制程、最新的架构、最新的封装方式，来制作他们的可穿戴设备芯片，而其他厂商却不能做到这一点呢？
2017年中国半导体封装测试技术与市场年会已经过去一个月了，但半导体这个需要厚积薄发的行业不需要蹭热点，一个月之后，年会上专家们的精彩发言依然余音绕梁。除了“封装测试”这个关键词，嘉宾们提的最多的一个关键词是“物联网”。因此，将年会上的嘉宾观点稍作整理，让我们再一起思考一下物联网时代的先进封装。智能手机增速放缓
半导体下游市场的驱动力经历了几个阶段，首先是出货量为亿台量级的个人电脑，后来变成十亿台量级的手机终端和通讯产品，而从2010年开始，以智能手机为代表的智能移动终端掀起了移动互联网的高潮，成为最新的杀手级应用。回顾之前的二三十年，下游电子行业杀手级应用极大的拉动了半导体产业发展，不断激励半导体厂商扩充产能，提升性能，而随着半导体产量提升，半导体价格也很快下降，更便宜更高性能的半导体器件又反过来推动了电子产业加速发展，半导体行业和电子行业相互激励，形成了良好的正反馈。但在目前， 智能手机的渗透率已经很高，市场增长率开始减缓，下一个杀手级应用将会是什么？
物联网可能成为下一个杀手级应用
根据IHS的预测，物联网节点连接数在2025年将会达到700亿。
从数量上来看，物联网将十亿量级的手机终端产品远远抛在后面，很可能会成为下一波的杀手级应用。但物联网的问题是产品多样化，应用非常分散。我们面对的市场正从单一同质化大规模市场向小规模异质化市场发生变化。对于半导体这种依靠量的行业来说，芯片设计和流片前期投入巨大，没有量就不能产生规模效应，摊销到每块芯片的成本非常高。
除了应对小规模异质化的挑战， 物联网需要具备的关键要素还包括 ：多样的传感器（各类传感器和Sensor Hub），分布式计算能力（云端计算和边缘计算），灵活的连接能力（5G，WIFI，NB-IOT，Lora, Bluetooth, NFC，M2M…），存储能力(存储器和数据中心)和网络安全。这些关键要素会刺激CPU/AP/GPU，SSD/Memory,生物识别芯片，无线通讯器件，传感器，存储器件和功率器件的发展。
物联网多样化的下游产品对封装提出更多要求
物联网产品的多样性意味着芯片制造将从单纯追求制程工艺的先进性，向既追求制程先进性，也最求产品线的宽度发展。物联网时代的芯片可能的趋势是：小封装，高性能,低功耗,低成本,异质整合（Stacking，Double Side, EMI Shielding, Antenna…）。
汽车电子的封装需求： 汽车电子目前的热点在于ADAS系统和无人驾驶AI深度学习。全球汽车2016年产销量约为8000万台，其中中国市场产销量2800万台，为汽车电子提供了足够大的舞台。ADAS汽车系统发展前景广阔，出于安全考虑，美国NHTSA要求从2018年5月起生产的汽车需要强制安装倒车影像显示系统。此外，车道偏离警示系统（LDW），前方碰撞预警系统（FCW），自动紧急刹车系统（AEBS），车距控制系统（ACC），夜视系统（NV）市场也在快速成长。中国一二线城市交规越来越严格也使得人们对ADAS等汽车电子系统的需求提升。ADAS，无人驾驶，人工智能，深度学习对数据处理实时性要求高，所以要求芯片能实现超高的计算性能，另外对芯片和模块小型化设计和散热也有要求，未来的汽车电子芯片可能需要用2.5D技术进行异构性的集成，比如将CPU，GPU，FPGA，DRAM集成封装在一起。
个人移动终端的封装需求： 个人消费电子市场也将继续稳定增长，个人消费电子设备主要的诉求是小型化，省电，高集成度，低成本和模块化。比如个人移动终端要求能实现多种功能的模块化，将应用处理器模块，基带模块，射频模块，指纹识别模块，通讯模块，电源管理模块等集成在一起。这些产品对芯片封装形式的要求同样是小型化，省电，高集成度，模块化，芯片封装形式主要是“Stack Die on Passive”,“Antenna in SiP”,“Double Side SiP等。比如苹果的3D SiP集成封装技术，从过去的ePOP &BD PoP，发展到目前的是HBW-PoP和FO-PoP，下一代的移动终端封装形式可能是FO-PoP加上FO-MCM,这种封装形式能够提供更加超薄的设计。
5G 网络芯片的封装需求： 5G网络和基于物联网的NB-IOT网络建设意味着网络芯片市场将会有不错的表现。与网络密切祥光的大数据，云计算和数据中心，对存储器芯片和FPGA GPU/CPU的需求量非常大。通信网络芯片的特点是大规模，高性能和低功耗，此外，知识产权（IP）核复杂、良率等都是厂商面临的重要问题。这些需求和问题也促使网络芯片封装从Bumping &FC发展到2.5D，FO-MCM和3D。而TSV技术的成功商用，使芯片的堆叠封装技术取得了实质性进展，海力士和三星已成功研发出3D堆叠封装的高带宽内存（HBM），Micron和Intel等也正在联合推动堆叠封装混合存储立方体（HMC）的研发。在芯片设计领域，BROADCOM、GLOBAL FOUNDRIES等公司也成功引入了TSV技术，目前已能为通信网络芯片提供2.5D堆叠后端设计服务。
上游晶圆代工厂供应端对封装的影响
一方面，下游市场需求非常旺盛，另外一方面，大基金带领下的资本对晶圆代工制造业持续大力投资，使得上游的制造一直在扩充产能.据SEMI估计,全球将于2017年到2020年间投产62座半导体晶圆厂，其中26座在中国大陆，占全球总数的42%。目前晶圆厂依然以40
nm以上的成熟制程为主，占整体晶圆代工产值的60%。未来，汽车电子，消费电子和网络通信行业对芯片集成度、功能和性能的要求越来越高，主流的晶圆厂中芯和联电都在发展28nm制程，其中台积电28nm制程量产已经进入第五年，甚至已经跨入10Xnm制程。
随着晶圆技术节点不断逼近原子级别，摩尔定律可能将会失效。如何延续摩尔定律？可能不能仅仅从晶圆制造来考虑，还应该从芯片制造全流程的整个产业链出发考虑问题，需要 对芯片设计，晶片制造到封装测试都进行系统级的优化。 因此， 晶圆制造，芯片封测和系统集成三者之间的界限将会越来越模糊。 首先是芯片封测和系统集成之间出现越来越多的子系统，各种各样的系统级封装SiP需要将不同工艺和功能的芯片，利用3D等方式全部封装在一起，既缩小体积，又提高系统整合能力。Panel板级封装也将大规模降低封装成本，提高劳动生产效率。其次，芯片制造和芯片封测之间出现了扇入和扇出型晶圆级封装，FO-WLP封装具有超薄，高I/O脚数的特性，是继打线，倒装之后的第三代封装技术之一，最终芯片产品具有体积小，成本低，散热佳，电性能优良，可靠性高等优势。
先进封装的发展现状
先进封装形式在国内应用的越来越多，传统的TO和DIP封装类型市场份额已经低于20%，
最近几年，业界的先进封装技术包括以晶圆级封装（WLCSP）和载板级封装（PLP）为代表的2.1D，3D封装，Fan Out WLP，WLCSP，SIP以及TSV,
2013年以前，2.5D TSV封装技术主要应用于逻辑模块间集成，FPGA芯片等产品的封装，集成度较低。2014年，业界的3D TSV封装技术己有部分应用于内存芯片和高性能芯片封装中，比如大容量内存芯片堆叠。2015年，2.5D TSV技术开始应用于一些高端GPU/CPU,网络芯片,以及处理器（AP）+内存的集成芯片中。3D封装在集成度、性能、功耗，更小尺寸，设计自由度，开发时间等方面更具优势，同时设计自由度更高，开发时间更短，是各封装技术中最具发展前景的一种。在高端手机芯片，大规I/O芯片和高性能芯片中应用广泛，比如一个MCU加上一个SiP，将原来的尺寸缩小了80%。
目前国内领先封装测试企业的先进封装能力已经初步形成
长电科技王新潮董事长在2017半导体封装测试年会上，对于中国封测厂商目前的先进封装技术水平还提到三点：
SiP 系统级封装： 目前集成度和精度等级最高的SiP模组在长电科技已经实现大规模量产；华天科技的TSV+SiP指纹识别封装产品已经成功应用于华为系列手机。
WLP 晶圆级封装 ：长电科技的Fan Out扇出型晶圆级封装累计发货超过15亿颗，其全资子公司长电先进已经成为全球最大的集成电路Fan-In WLCSP封装基地之一；晶方科技已经成为全球最大的影像传感器WLP晶圆级封装基地之一。
FC 倒装封装： 通过跨国并购，国内领先企业获得了国际先进的FC倒装封装技术，比如长电科技的用于智能手机处理器的FC-POP封装技术；通富微电的高脚数FC-BGA封装技术；国内三大封测厂也都基本掌握了16/14nm的FC倒装封装技术。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）