用处： 最早的实用“半导体”是「电晶体（Transistor）/ 二极体（Diode）」。
一、在 无�电收音机（Radio）及 电视机（Television）中，作为“讯号放大器 /整流器”用。
二、近来发展「太阳能（Solar Power）」，也用在「光电池（Solar Cell）」中。
三、半导体可以用来测量温度，测温范围可以达到生产、生活、医疗卫生、科研教学等应用的70%的领域，有较高的准确度和稳定性，分辨率可达0.1摄氏度，甚至达到0.01度也不是不可能，线性度0.2%，测温范围-100~+300摄氏度，是性价比极高的一种测温元件。
物质存在的形式多种多样，固体、液体、气体、等离子体等等。我们通常把导电性和导电导热性差或不好的材料，如金刚石、人工晶体、琥珀、陶瓷等等，称为绝缘体。而把导电、导热都比较好的金属如金、银、铜、铁、锡、铝等称为导体。可以简单的把介于导体和绝缘体之间的材料称为半导体。与导体和绝缘体相比，半导体材料的发现是最晚的，直到20世纪30年代，当材料的提纯技术改进以后，半导体的存在才真正被学术界认可。
1911年，荷兰科学家卡末林—昂内斯((Heike Kamerlingh-Onnes)用液氦冷却汞，当温度下降到4.2K时,水银的电阻完全消失，这种现象称为超导电性，此温度称为临界温度。根据临界温度的不同，超导材料可以被分为：高温超导材料和低温超导材料。但这里所说的「高温」，其实仍然是远低于冰点摄氏0℃的，对一般人来说算是极低的温度。1933年，迈斯纳和奥克森菲尔德两位科学家发现，如果把超导体放在磁场中冷却，则在材料电阻消失的同时，磁感应线将从超导体中排出，不能通过超导体，这种现象称为抗磁性。经过科学家们的努力，超导材料的磁电障碍已被跨越，下一个难关是突破温度障碍，即寻求高温超导材料。
用处：超导材料最诱人的应用是发电、输电和储能。
由于超导材料在超导状态下具有零电阻和完全的抗磁性，因此只需消耗极少的电能，就可以获得10万高斯以上的稳态强磁场。而用常规导体做磁体，要产生这么大的磁场，需要消耗3.5兆瓦的电能及大量的冷却水，投资巨大。
超导磁体可用于制作交流超导发电机、磁流体发电机和超导输电线路等。
超导发电机 在电力领域，利用超导线圈磁体可以将发电机的磁场强度提高到5万～6万高斯，并且几乎没有能量损失，这种发电机便是交流超导发电机。超导发电机的单机发电容量比常规发电机提高5～10倍，达1万兆瓦，而体积却减少1/2，整机重量减轻1/3，发电效率提高50％。
磁流体发电机 磁流体发电机同样离不开超导强磁体的帮助。磁流体发电发电，是利用高温导电性气体（等离子体）作导体，并高速通过磁场强度为5万～6万高斯的强磁场而发电。磁流体发电机的结构非常简单，用于磁流体发电的高温导电性气体还可重复利用。
超导输电线路 超导材料还可以用于制作超导电线和超导变压器，从而把电力几乎无损耗地输送给用户。据统计，目前的铜或铝导线输电，约有15%的电能损耗在输电线路上，光是在中国，每年的电力损失即达1000多亿度。若改为超导输电，节省的电能相当于新建数十个大型发电厂。
广阔的超导应用
高温超导材料的用途非常广阔，大致可分为三类：大电流应用（强电应用）、电子学应用（弱电应用）和抗磁性应用。大电流应用即前述的超导发电、输电和储能；电子学应用包括超导计算机、超导天线、超导微波器件等；抗磁性主要应用于磁悬浮列车和热核聚变反应堆等。
超导磁悬浮列车 利用超导材料的抗磁性，将超导材料放在一块永久磁体的上方，由于磁体的磁力线不能穿过超导体，磁体和超导体之间会产生排斥力，使超导体悬浮在磁体上方。利用这种磁悬浮效应可以制作高速超导磁悬浮列车。
超导计算机 高速计算机要求集成电路芯片上的元件和连接线密集排列，但密集排列的电路在工作时会发生大量的热，而散热是超大规模集成电路面临的难题。超导计算机中的超大规模集成电路，其元件间的互连线用接近零电阻和超微发热的超导器件来制作，不存在散热问题，同时计算机的运算速度大大提高。此外，科学家正研究用半导体和超导体来制造晶体管，甚至完全用超导体来制作晶体管。
IR压降（IR-Drop）
IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象。随着半导体工艺的演进金属互连线的宽度越来越窄，导致它的电阻值上升，所以在整个芯片范围内将存在一定的IR压降。IR压降的大小决定于从电源PAD到所计算的逻辑门单元之间的等效电阻的大小SoC设计中的每一个逻辑门单元的电流都会对设计中的其它逻辑门单元造成不同程度的IR压降。如果连接到金属连线上的逻辑门单元同时有翻转动作，那么因此而导致的IR压降将会很大。然而，设计中的某些部分的同时翻转又是非常重要的，例如时钟网络和它所驱动的寄存器，在一个同步设计中它们必须同时翻转。因此，一定程度的IR压降是不可避免的。
IR压降可能是局部或全局性的。当相邻位置一定数量的逻辑门单元同时有逻辑翻转动作时，就引起局部IR压降现象，而电源网格某一特定部分的电阻值特别高时，例如R14远远超出预计时，也会导致局部IR压降；当芯片某一区域内的逻辑动作导致其它区域的IR压降时，称之为全局现象。
IR压降问题的表现常常类似一些时序甚至可能是信号的完整性问题。如果芯片的全局IR压降过高，则逻辑门就有功能故障，使芯片彻底失效，尽管逻辑仿真显示设计是正确的。而局部IR压降比较敏感，它只在一些特定的条件下才可能发生，例如所有的总线数据同步进行翻转，因此芯片会间歇性的表现出一些功能故障。而IR压降比较普遍的影响就是降低了芯片的速度。试验表明，逻辑门单元上5%的IR压降将使正常的门速度降低15%。
天线效应
0.4um以上的工艺，我们一般不大会考虑天线效应。而采用0.4um以下的工艺就不得不考虑这个问题了。Normally the first way to fix antenna effect is changing metal layers. Insering diode is thelast way. P&R tools can handle this automatically.其实foundry提供的PAE ratio，只是一个经验值，是留了很大的margin的。即便你的设计有antenna violation，也可以tapeout的可通过插入二极管的方法来解决天线效应，这样当金属收集到电荷以后就通过二极管来放电，避免了对栅极的击穿。
天线效应主要涉及工艺过程中直接连在栅上的金属长度过长，容易积聚游离电荷，而对栅造成损害，因此在连接栅的metal1上变换metal2，我的看法是1 直接连接栅的金属长度减小，电荷积累减少 2 给电荷提供另一可能通路
打个简单的比方，在宏观世界里，广播、电视的信号，都是靠天线收集的，在我们芯片里，一条条长的金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，当有游离的电荷时，这些“天线”便会将它们收集起来，天线越长，收集的电荷也就越多，当电荷足够多时，就会放电。
那么，哪里来的这么多的游离电荷呢？IC现代制程中经常使用的一种方法是离子刻蚀（plasma etching），这种方法就是将物质高度电离并保持一定的能量，然后将这种物质刻蚀在wafer上，从而形成某一层。理论上，打入wafer的离子总的对外电性应该是呈现中性的，也就是说正离子和负离子是成对出现，但在实际中，打入wafer的离子并不成对，这样，就产生了游离电荷。另外，离子注入（ion implanting）也可能导致电荷的聚集。可见，这种由工艺带来的影响我们是无法彻底消除的，但是，这种影响却是可以尽量减小的。
这些电要放到哪里去呢？我们知道，在CMOS工艺中，P型衬底是要接地的，如果这些收集了电荷的导体和衬底间有电气通路的话，那么这些电荷就会跑到衬底上去，将不会造成什么影响；如果这条通路不存在，这些电荷还是要放掉的，那么，在哪放电就会对哪里造成不可挽回的后果，一般来讲，最容易遭到伤害的地方就是gate oxide。
通常，我们用“antenna ratio”来衡量一颗芯片能发生“antenna effect”的几率。“antenna ratio”的定义是：构成所谓“天线”的导体（一般是metal）的面积与所相连的gate oxide的面积的比率。这个比率越大，就越容易发生antenna effect。这个值的界定与工艺和生产线有关，经验值是300：1。我们可以通过DRC来保证这个值。随着工艺技术的发展，gate的尺寸越来越小，metal的层数越来越多，发生antenna effect的可能性就越大，所以，在0.4um/DMSP/TMSP以上工艺，我们一般不大会考虑antenna effect，而在0.25um以下工艺，我们就不得不考虑这个问题了。
EM电迁移
金属电迁移问题用来表示导致芯片上金属互连线断裂、熔化等的一些失效原因。当电子流过金属线时，将同金属线的原子发生碰撞，碰撞导致金属的电阻增大，并且会发热。在一定时间内如果有大量的电子同金属原子发生碰撞，金属原子就会沿着电子的方向进行流动。这将会导致两个问题：第一，移动后的原子将在金属上留下一个空位，如果大量的原子被移动，则连线断开；第二，被移动的原子必须停在某一个地方，如果这些原子停在某个地方使别的金属连线短路，则芯片的逻辑功能就被改变，从而发生错误。
电迁移是一个长时间的损耗现象，常常表现出经过一段时间后芯片有时序或功能性错误。如果芯片中某一根连线是唯一的，那么当发生电迁移问题以后，会导致整个芯片的功能失效。如果一些连线本来就有冗余设计，例如电源网络，当发生电迁移问题后，其中的一部分连线会断开，而其它部分的连线就会承受较大的IR压降问题。如果因为电迁移而导致了线路间的短路，那整个芯片就失效
IR压降（IR-Drop）
IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象。随着半导体工艺的演进金属互连线的宽度越来越窄，导致它的电阻值上升，所以在整个芯片范围内将存在一定的IR压降。IR压降的大小决定于从电源PAD到所计算的逻辑门单元之间的等效电阻的大小SoC设计中的每一个逻辑门单元的电流都会对设计中的其它逻辑门单元造成不同程度的IR压降。如果连接到金属连线上的逻辑门单元同时有翻转动作，那么因此而导致的IR压降将会很大。然而，设计中的某些部分的同时翻转又是非常重要的，例如时钟网络和它所驱动的寄存器，在一个同步设计中它们必须同时翻转。因此，一定程度的IR压降是不可避免的。
IR压降可能是局部或全局性的。当相邻位置一定数量的逻辑门单元同时有逻辑翻转动作时，就引起局部IR压降现象，而电源网格某一特定部分的电阻值特别高时，例如R14远远超出预计时，也会导致局部IR压降；当芯片某一区域内的逻辑动作导致其它区域的IR压降时，称之为全局现象。
IR压降问题的表现常常类似一些时序甚至可能是信号的完整性问题。如果芯片的全局IR压降过高，则逻辑门就有功能故障，使芯片彻底失效，尽管逻辑仿真显示设计是正确的。而局部IR压降比较敏感，它只在一些特定的条件下才可能发生，例如所有的总线数据同步进行翻转，因此芯片会间歇性的表现出一些功能故障。而IR压降比较普遍的影响就是降低了芯片的速度。试验表明，逻辑门单元上5%的IR压降将使正常的门速度降低15%。
天线效应
0.4um以上的工艺，我们一般不大会考虑天线效应。而采用0.4um以下的工艺就不得不考虑这个问题了。Normally the first way to fix antenna effect is changing metal layers. Insering diode is thelast way. P&R tools can handle this automatically.其实foundry提供的PAE ratio，只是一个经验值，是留了很大的margin的。即便你的设计有antenna violation，也可以tapeout的可通过插入二极管的方法来解决天线效应，这样当金属收集到电荷以后就通过二极管来放电，避免了对栅极的击穿。
天线效应主要涉及工艺过程中直接连在栅上的金属长度过长，容易积聚游离电荷，而对栅造成损害，因此在连接栅的metal1上变换metal2，我的看法是1 直接连接栅的金属长度减小，电荷积累减少 2 给电荷提供另一可能通路
打个简单的比方，在宏观世界里，广播、电视的信号，都是靠天线收集的，在我们芯片里，一条条长的金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，当有游离的电荷时，这些“天线”便会将它们收集起来，天线越长，收集的电荷也就越多，当电荷足够多时，就会放电。
那么，哪里来的这么多的游离电荷呢？IC现代制程中经常使用的一种方法是离子刻蚀（plasma etching），这种方法就是将物质高度电离并保持一定的能量，然后将这种物质刻蚀在wafer上，从而形成某一层。理论上，打入wafer的离子总的对外电性应该是呈现中性的，也就是说正离子和负离子是成对出现，但在实际中，打入wafer的离子并不成对，这样，就产生了游离电荷。另外，离子注入（ion implanting）也可能导致电荷的聚集。可见，这种由工艺带来的影响我们是无法彻底消除的，但是，这种影响却是可以尽量减小的。
这些电要放到哪里去呢？我们知道，在CMOS工艺中，P型衬底是要接地的，如果这些收集了电荷的导体和衬底间有电气通路的话，那么这些电荷就会跑到衬底上去，将不会造成什么影响；如果这条通路不存在，这些电荷还是要放掉的，那么，在哪放电就会对哪里造成不可挽回的后果，一般来讲，最容易遭到伤害的地方就是gate oxide。
通常，我们用“antenna ratio”来衡量一颗芯片能发生“antenna effect”的几率。“antenna ratio”的定义是：构成所谓“天线”的导体（一般是metal）的面积与所相连的gate oxide的面积的比率。这个比率越大，就越容易发生antenna effect。这个值的界定与工艺和生产线有关，经验值是300：1。我们可以通过DRC来保证这个值。随着工艺技术的发展，gate的尺寸越来越小，metal的层数越来越多，发生antenna effect的可能性就越大，所以，在0.4um/DMSP/TMSP以上工艺，我们一般不大会考虑antenna effect，而在0.25um以下工艺，我们就不得不考虑这个问题了。
EM电迁移
金属电迁移问题用来表示导致芯片上金属互连线断裂、熔化等的一些失效原因。当电子流过金属线时，将同金属线的原子发生碰撞，碰撞导致金属的电阻增大，并且会发热。在一定时间内如果有大量的电子同金属原子发生碰撞，金属原子就会沿着电子的方向进行流动。这将会导致两个问题：第一，移动后的原子将在金属上留下一个空位，如果大量的原子被移动，则连线断开；第二，被移动的原子必须停在某一个地方，如果这些原子停在某个地方使别的金属连线短路，则芯片的逻辑功能就被改变，从而发生错误。
电迁移是一个长时间的损耗现象，常常表现出经过一段时间后芯片有时序或功能性错误。如果芯片中某一根连线是唯一的，那么当发生电迁移问题以后，会导致整个芯片的功能失效。如果一些连线本来就有冗余设计，例如电源网络，当发生电迁移问题后，其中的一部分连线会断开，而其它部分的连线就会承受较大的IR压降问题。如果因为电迁移而导致了线路间的短路，那整个芯片就失效。
原文链接： IR-drop Antenna 与EM的基本知识_liujian_新浪博客 (sina.com.cn)
组成芯片的材料就是半导体，半导体介于导体与绝缘体之间，半导体有三大效应：1、电阻效应：电阻值会随温度变化而变化，例如加热后导电。
2、光电导效应：电阻值会随光照强度变化而变化，例如光照后导电。
3、整流效应：半导体仅特定方向导电。
正是这三个效应使得半导体制成的晶体管能够将讯号电流放大，以及控制电流按特定方式通过，所以常被用作放大器或电控开关。当工厂将半导体材料制作成晶体管，然后封装在小小的硅片上时，这就是芯片，也被叫做集成电路。在看新闻、买基金产品的时候，看到的“半导体”，可以用于指材料，也可以用于指代芯片或整个产业。
欢迎分享，转载请注明来源：内存溢出
微信扫一扫
支付宝扫一扫
评论列表（0条）