给出芯片的存储范围怎么连接译码器

主存通过数据线/地址线/控制线和cpu相连

数据总线的位数W D W_DW

D

​

和总线工作频率f B f_Bf

B

​

的乘积B = W D f B B=W_Df_BB=W

D

​

f

B

​

正比于数据传输速率

地址总线的位数决定了可寻址的最大内存空间

控制总线(读.写)指出总线周期的类型和本次输入输出 *** 作完成的时刻

多个内存芯片集成到一个内存条上

多个内存条和主板上的ROM芯片组成计算机所需的主存空间,再通过总线与cpu相连

内存条插槽就是存储器总线

内存中的信息通过内存条的引脚,再通过插槽内的引线连接到主板上

主板上的导线连接到cpu上

主存容量的扩展

单个芯片的容量有限

可通过字扩展/位扩展两方面来扩充主存容量

位扩展法

字扩展发

字位同时扩展

存储器容量S=地址线数N A N_AN

A

​

乘以字长W

S = N A × W S=N_A\times{W}S=N

A

​

×W

位扩展法

cpu的数据线和存储芯片数据位数不一定相等

必须进行位扩展,使用多个存储器间对字长进行扩展,使其数据位数和cpu的数据线相等

也即是扩展单个存储字的字长(仅提升W)

可见,单纯的位扩展没有扩大寻址范围

在同一时刻,cpu片选中所有芯片,每个芯片读取相同个bit内容

片选信号C S ‾ \overline{CS}

CS

要链接到所有芯片

每片的数据线一次作为cpu数据线的一位

采用位扩展时,所有芯片链接地址线的方式相同

另一种扩展方式是字扩展法,扩展的是存储字总数(仅提升N A N_AN

A

​

)

将多个存储芯片的以下方面相应并联

地址端

片选端

读写控制端

数据端分别引出

字扩展法

扩展的是存储字总数(仅提升N A N_AN

A

​

),字的位数不变

将芯片的以下方面相应并联

地址线

数据线

读写控制线

片选信号用来区分各芯片的地址范围

仅采用字扩展时,各芯片

连接地址线的方式相同

连接数据线的方式也相同

但是在某一时刻只选中部分芯片

通过**片选信号C S ‾ \overline{CS}

CS

**或者采用译码器设计连接到相应存储芯片

字位同时扩展法

同时增加N A , W N_A,WN

A

​

,W

一般先执行位扩展(分组→ \to→整体)

再执行字扩展

连线:

所有芯片的地址线连线还是相同

数据线不同

存储芯片的地址分配和片选

cpu访问存储单元

首先需要进行片选

多个存储芯片构成的存储器,选择其中的一片进行访问

片选信号的产生分为线选法和译码片选法

再进行字选

在选中的芯片中,根据地址码选择相应的存储单元

片内的字选通常由cpu送出的N条低位地址线完成的

地址线直接链接到所有存储芯片的地址输入端

线选法

不需要译码器,线路简单

地址空间不连续,片选的地址线必须分时为低电平(否则不能工作)

可能无法充分利用系统的存储器空间,造成地址资源浪费

比如cpu可用的高位地址线数量不足以选中大量需要独立选中的芯片(组),即片选信号种类不足

译码片选法

用高位地址线(除了片内寻址外的)通过地址译码器芯片产生片选信号

半导体存储芯片的译码驱动方式

半导体存储芯片的译码驱动方式有两种:线选法和 重合法

线选法

它的特点是用一根 字选择线(字线),直接选中一个存储单元的各位(如一个字节的各个位)

这种方式结构较简单,但只适于容量不大的存储芯片

4.19 是一个 16×1 字节线选法存储芯片的结构示意图

如当地址线 A 3 A 2 A 1 A 0 A_{3}A_{2}A_{1}A_{0}A

3

​

A

2

​

A

1

​

A

0

​

为 1111 时,则第 15 根字线被选中,对应下图中的最后一行 8 位代码便可直接读出或写入

重合法

由于被选单元是由 X、Y 两个方向的地址决定的,故称为重合法

4.10 是一个 1K×1 位重合法结构示意图

显然,只要用 64 根选择线(X、Y 两个方向各 32 根),便可选择 32×32 矩阵中的 任一位

例如,当地址线为全 0 时,译码输出 X 和 Y 有效,矩阵中第 0 行、第 О 列共同选中的那位即被选中

当欲构成 1K×1 字节的存储器时,只需用 8 片即可

存储器与 CPU 的连接