半导体封装应力是什么

是由于半导体封装内部不同的封装材料（芯片，铜框架，银浆 及塑封胶）的热膨胀系数，杨氏模量的不同， 在温度变化时而产生的内应力，这种热-机械应力轻则可以导致半导体封装内部的分层（delamination) ，半导体封装体的翘曲，重则可以导致半导体封装内芯片的断裂(die crack), 焊线的焊点脱焊（lift bond),直至半导体器件失效。

半导体器件的失效通常是因为产生的应力超过了它们的最大额定值。 电气应力、热应力、化学应力、辐射应力、机械应力及其他因素都会造 成器件失效。半导体器件的失效机理主要划分成以下6种:一、包封失效。二、导线连接失效。三、裸芯粘接故障。四、本征硅的缺陷。五、氧化层缺陷。六、铝金属缺陷。这几种失效都是可以恢复的而普通元器件就是电阻电容电感的话，他们失效那就是永久的，不可恢复的。

2.二极管是最早诞生的半导体器件之一，其应用非常广泛，特别是在各种电子电路中，利用二极管和电阻、电容、电感等元器件进行合理的连接，构成不同功能的电路，可以实现对交流电整流、对调制信号检波、限幅和钳位以及对电源电压的稳压等多种功能。

3.在二级管使用时，经常需要对二极管进行封装，二极管封装指把硅片上的电路管脚，用导线接引到外部接头处，以便与其它器件连接。

4.在现有技术中，对二极管的封装多采用双片式工艺进行封装，即两片矩阵式料片结构，芯片在中间的封装结构，这种二级管封装结构对两片矩阵式料片平整度要求较高，为了让两片料片贴合更好，需要使用治具压住两片料片进行过炉焊接，焊接前后应力变化较大。

5.因此，有必要提供一种二极管封装结构及其封装工艺解决上述技术问题。

技术实现要素：

6.本发明提供一种二极管封装结构及其封装工艺，解决了二极管封装结构在焊接前后的应力变化大，导致芯片使用时存在潜在的质量隐患的问题。

7.为解决上述技术问题，本发明提供的二极管封装结构及其封装工艺包括：

8.塑封体；

9.第一料片，所述第一料片设置于所述塑封体的一侧；

10.第二料片，所述第二料片设置于所述塑封体的一侧；.

11.跳线，所述跳线设置于所述第一料片和所述第二料片之间；

12.芯片，所述芯片设置于所述第一料片与跳线之间。

13.优选的，所述第一料片和所述第二料片均采用纯平面式设计，表面无弯折。

14.优选的，所述第一料片上开设有用于减少折弯成型拉扯力对所述芯片造成损伤的异形和穿通口。

15.优选的，所述第一料片和第二料片的末端设置有防水沟，用于阻挡所述第一料片与第二料片和胶体之间有水渗入。

16.一种二极管的封装工艺，包括以下步骤：

17.s1：组件生产，铜带通过高速冲床和模具冲切，同时生产出铜料片和跳线；

18.s2：组件装配，采用全自动一体机进行装配，将铜料片、跳线、芯片和锡膏自动组装在一起，形成矩阵式料片，再经过隧道炉烧结，再经过压机模具对矩阵式料片塑封；

19.s3、工艺处理，对经过压机模具对料片塑封后，对料片金属表面处理，切脚成型，然后形成二极管。

20.与相关技术相比较，本发明提供的二极管封装结构及其封装工艺具有如下有益效

果：

21.本发明提供一种二极管封装结构及其封装工艺，采用clip工艺为单片矩阵式料片结构，芯片通过clip搭接在第一料片另一引脚上，形成整体，clip自身重力自然贴合在芯片和第一料片上，焊接前后的应力影响很小，并且由于铜材和焊锡使用量大，导电散热效果更好，不但可以更加方便二极管的封装，而且极大的改善了矩阵式料片二极管封装前后应力变化大的弊端。

附图说明

22.图1为本发明提供的二极管封装结构及其封装工艺一种较佳实施例的结构示意图；

23.图2为图1的拆解示意图；

24.图3为图2所示封装正视部分的内部结构示意图；

25.图4为图2所示塑封体侧侧视图；

26.图5为本发明提供的二极管封装工艺的流程图。

27.图中标号：

28.1、塑封体，2、第一料片，3、第二料片，4、跳线，5、芯片；

29.9、送料装置，91、固定座，92、环形台，93、环形台，94、圆形挡板，95、弧形挡板；

30.10、安装槽，11、配合槽，12、步进电机，13、弧形槽，14、导向轴，15、调节d簧，16、凹槽，17、导向孔。

具体实施方式

31.下面结合附图和实施方式对本发明作进一步说明。

32.请结合参阅图1、图2、图3、图4和图5，其中，图1为本发明提供的二极管封装结构及其封装工艺一种较佳实施例的结构示意图；图2为图1的拆解示意图；图3为图2所示封装正视部分的内部结构示意图；图4为图2所示塑封体侧侧视图；图5为本发明提供的二极管封装工艺的流程图。二极管封装结构及其封装工艺包括：塑封体1；

33.第一料片2，所述第一料片2设置于所述塑封体的一侧；

34.第二料片3，所述第二料片3设置于所述塑封体的一侧；.

35.跳线4，所述跳线4设置于所述第一料片2和所述第二料片3之间；

36.芯片5，所述芯片5设置于所述第一料片2与跳线4之间。

37.所述第一料片2和所述第二料片3均采用纯平面式设计，表面无弯折。

38.采用纯平面式的第一料片2和第二料片3，更加方便各种工艺和加工。

39.所述第一料片2上开设有用于减少折弯成型拉扯力对所述芯片5造成损伤的异形和穿通口。

40.所述第一料片2和第二料片3的末端设置有防水沟，用于阻挡所述第一料片2与第二料片3和胶体之间有水渗入。

41.通过在第一料片2和第二料片3的末端设置的防水沟，可以为二极管封装时，提升密封能力和防水能力。

42.二极管采用clip工艺，clip有两种结构，一种为散粒式,一种为条带式，散粒式

clip是通过自动化设备使用取放头吸取贴放，条带式clip是通过自动化设备自动裁切后再吸取贴放。

43.clip使用插入式与料片贴合，料片上设计有凸点，clip上设计有卡槽，贴合后可以有效防止跳线偏位。

44.clip正面与芯片连接的部位使用正方形凸点，和正方形芯片贴合更好，较之圆形凸点增大了接触面积。

45.一种二极管的封装工艺，包括以下步骤：

46.s1：组件生产，铜带通过高速冲床和模具冲切，同时生产出铜料片和跳线；

47.s2：组件装配，采用全自动一体机进行装配，将铜料片、跳线、锡膏自动组装在一起，形成矩阵式料片，再经过隧道炉烧结，再经过压机模具对矩阵式料片塑封；

48.s3、工艺处理，对经过压机模具对料片塑封后，对料片金属表面处理，切脚成型，然后形成二极管。

49.使用全自动化设备组装，精度更高，更稳定可靠，是目前对大多数终端客户指明要求的工艺。

50.与相关技术相比较，本发明提供的二极管封装结构及其封装工艺具有如下有益效果：

51.采用clip工艺为单片矩阵式料片结构，芯片5通过clip搭接在第一料片2另一引脚上，形成整体，clip自身重力自然贴合在芯片5和第一料片2上，焊接前后的应力影响很小，并且由于铜材和焊锡使用量大，导电散热效果更好，不但可以更加方便二极管的封装，而且极大的改善了矩阵式料片二极管封装前后应力变化大的弊端。

52.以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。

技术特征：

1.一种二极管封装结构，其特征在于，包括：塑封体；第一料片，所述第一料片设置于所述塑封体的一侧；第二料片，所述第二料片设置于所述塑封体的一侧；.跳线，所述跳线设置于所述第一料片和所述第二料片之间；芯片，所述芯片设置于所述第一料片与跳线之间。2.根据权利要求1所述的二极管封装结构，其特征在于，所述第一料片和所述第二料片均采用纯平面式设计，表面无弯折。3.根据权利要求1所述的二极管封装结构，其特征在于，所述第一料片上开设有用于减少折弯成型拉扯力对所述芯片造成损伤的异形和穿通口。4.根据权利要求1所述的二极管封装结构，其特征在于，所述第一料片和第二料片的末端设置有防水沟，用于阻挡所述第一料片与第二料片和胶体之间有水渗入。5.一种二极管的其封装工艺，其特征在于，包括以下步骤：s1：组件生产，铜带通过高速冲床和模具冲切，同时生产出铜料片和跳线；s2：组件装配，采用全自动一体机进行装配，将铜料片、跳线、芯片和锡膏自动组装在一起，形成矩阵式料片，再经过隧道炉烧结，再经过压机模具对矩阵式料片塑封；s3、工艺处理，对经过压机模具对料片塑封后，对料片金属表面处理，切脚成型，然后形成二极管。

技术总结

本发明提供一种二极管封装结构及其封装工艺。所述二极管封装结构及其封装工艺包括：塑封体；第一料片，所述第一料片设置于所述塑封体的一侧；第二料片，所述第二料片设置于所述塑封体的一侧；跳线，所述跳线设置于所述第一料片和所述第二料片之间；芯片，所述芯片设置于所述第一料片与跳线之间。本发明提供的二极管封装结构及其封装工艺通过采用Clip工艺为单片矩阵式料片结构，芯片通过Clip搭接在第一料片另一引脚上，形成整体，Clip自身重力自然贴合在芯片和第一料片上，焊接前后的应力影响很小，并且由于铜材和焊锡使用量大，不但可以更加方便二极管的封装，而且极大的改善了矩阵式料片二极管封装前后应力变化大的弊端。阵式料片二极管封装前后应力变化大的弊端。阵式料片二极管封装前后应力变化大的弊端。

---