每一个收发器拥有一个独立的发送端，发送端有PMA（Physical Media Attachment，物理媒介适配层）和PCS（Physical Coding Sublayer，物理编码子层）组成，其

在上SDSoC系列文章的上一篇中，我们已经介绍了如何在SDSoC中构建硬件和软件平台，并使用SDSPFM工具生成客户应用开发平台（参见《SDSoC开发起步：构建硬件和软件平台》）。如果你已经完成了上述

与以前的自我相比，现在的FPGA不再仅仅是查找表（LUT）和寄存器的集合，而是已经远远超出了现在的体系结构的探索，为未来的ASIC提供设计架构。该系列器件现在包括从基本的可编程逻辑一直到复杂的SoC。

安全性是汽车消费者最关心的问题了。图1给出了Visteon进行的一项研究结果，图中显示出客户对汽车的要求，而车辆安全性位于核心。对于汽车安全性的关注不仅仅是为了司机和乘客，还有道路上的其他人。安全设备

本文主要介绍zynq启动过程，主要包括BootROM和FSBL等的执行过程。硬件启动过程重新上电或POR复位后进行硬件启动过程扫描“启动引脚”设置，并存入只读寄存器slcr.BOOT_MODE中若使能

开始学习FPGA，想尽快，那么先来了解一下FPGA的开发流程。1、需求分析到模块划分需求说明文档；器件选择（逻辑资源、功耗、IO数量、封装等等）；配置电路考虑；开发工具选择；电路板的可拓展性考虑；在线

当你做错事时，承认错误并不是一件容易的事，但是犯错是任何学习过程中的一部分，无论是学习走路，还是学习一种新的编程语言都是这样，比如学习 Python。为了让初学 Python 的程序员避免犯同样的错误

首先调用IP核标注1：选择定点数转浮点数标注1：32位定点数标注2：数字格式，符号位，整数位和小数位标注1，2：转化为的浮点数可以是单精度也可以是双精度。标注3：为转化后的数据格式。仿真如下：假设输入

1. FPGA编程语言为何叫硬件描述语言？硬件即FPGA硬件，硬件描述语言，也就自然地告诉我们可以通过语言来描述FPGA内部硬件。如：用y=a&b来描述一个2输入的与门，用PLL来描述类似外部时钟管理

作者：NingHeChuan（宁河川）前言：状态机大法好，状态机几乎可以实现一切时序逻辑电路。有限状态机（Finite State Machine， FSM），根据状态机的输出是否与输入有关，可分为M

1. verilog实现基本门电路verilog实现反相器，2输入与门、2输入或门、2输入与非门、2输入或非门、2输入异或门、2输入同或门；撰写仿真程序，对实现进行仿真测试；将仿真后的verilog代

CC900是半双工RF收发器，适合计算机遥测遥控、安防和无线数据发射接收等系统中使用。主要技术特点如下：·工作在868～915 MHz ISM频段，也能够通过编程工作在其他频段（800～1000

FPGA与CPU、DSP和GPU的区别FPGA是硬件可编程，其他芯片为软件可编程。FPGA具有丰富的硬件计算单元以及分布式并行内存，其他芯片只有非常有限的计算资源，比如CPU只有几个高性能ALU，另外

之前我们已经向大家介绍了全可编程的Zynq SoC平台应用开发所需的一系列“神器”，如Vivado、Xilinx SDK、PetaLinux等。那么这是否意味着在Zynq开发的过程中就会是“一马平川”

另外，近三倍的逻辑和存储容量可适用在S2C公司第四代Xilinx Virtex-6和Altera StraTIx-4 FPGA原型验证硬件上， S2C公司对第五代产品作了很多重大的改进，通过加强远程资

在硬件电路设计中，每一个IC芯片都有相应的电源端口对其供电，以驱动IC进行工作。对于普通的IC芯片，极大部分都是由单电源3.3V电压供电，且输出的高电平电压也是3.3V，例如MCU和存储器等常用的芯片

大多数工程师在工具箱中看到Arduino时都不会选择它，因为它看起来过于的简单以至于不太好用或者不能胜任某些功能。大多数情况下他们都是正确的，但是这并不是我们要在这里所讨论的，有些人并没有意识到这个低

从90nm，到65nm、45nm，再到32nm，制造工艺的进步使DSP的处理性能按照摩尔定律在飞速提高，双核乃至六核使DSP的性能轻松实现翻番，这种性能提高使DSP在一些应用中陷入MIPS处理能力过剩

一、时间继电器：TON　使能＝1计数，计数到设定值时（一直计数到32767），定时器位＝1。使能＝0复位（定时器位＝0）。TOF　使能＝1，定时器位＝1，计数器复位（清零）。使能由1到0负跳变，计数器