fpga开发_第2页_内存溢出

java

【GD32F310开发板试用】使用六位半万用表测试ADC精度

首发极术社区。如对兆易创新GD32F310 MCU感兴趣，欢迎添加微信 aijishu2020 加入GD32技术讨论群。项目地址 https:github.comnetube99GD32F310G_STAR

code

2022-5-5

91 0 0 0

java

Vivado使用VSCode编辑器的各种配置：功能加持

Vivado使用VSCode编辑器的各种配置：功能加持！ 前言一、在Vivado中指定VSCode作为文本编辑器二、使用 xvlogVerilator 作为代码分析工具&#xff0c

code

2022-5-5

88 0 0 0

python

Vivado使用VSCode编辑器的各种配置：功能加持

Vivado使用VSCode编辑器的各种配置：功能加持！ 前言一、在Vivado中指定VSCode作为文本编辑器二、使用 xvlogVerilator 作为代码分析工具&#xff0c

code

2022-5-5

65 0 0 0

python

关于vscode 内testbench自动生成脚本无法正确生成testbench问题

1. 现在由于学习使用vivado 做项目和实验的原因，需要编写不少testbench, 但是全部手动编写由于比较耗费时间而且是重复劳动，所以还是比较烦躁的。于是在vscode内安装了testbe

code

2022-5-5

108 0 0 0

C

22424始—— Vivado与Verilog学习有记[更新ing]

😋界面说明选项作用Schematic将所写代码构成电路图展现出来。IP Catalog文件中所带的库函数RTL ANALYSIS得出RTL图SYNTHESIS对代码进行综合IMPLEMENTATION对代码进

code

2022-4-27

93 0 0 0

java

2021年电赛E题解析数字模拟信号混合传输收发机（详细介绍）

目录一、写在前面二、平台介绍二、整体思路简要三、发送端四、接收端五、细节和注意事项六、作品图片一、写在前面 2021年的国赛从8月推迟到10月，到11月，这对于考研人来说是非常大的压力&

code

2022-4-27

92 0 0 0

python

2021年电赛E题解析数字模拟信号混合传输收发机（详细介绍）

目录一、写在前面二、平台介绍二、整体思路简要三、发送端四、接收端五、细节和注意事项六、作品图片一、写在前面 2021年的国赛从8月推迟到10月，到11月，这对于考研人来说是非常大的压力&

code

2022-4-27

111 0 0 0

java

基于FPGA的嵌入式图像处理笔记——流水线处理（以原理图的形式来分析RGB到Ycbcr的灰度转换）

文章目录什么是流水线结构流水线结构的实质使用流水线结构的优缺点流水线结构的图解流水线的时序调整流水线进行颜色空间转换的计算RGB888 转 YCbCr总体verilog代码RTL图什么是流水线结构流水线结构是把一个大的逻辑拆分成多

code

2022-4-27

69 0 0 0

python

Lemmings

旅鼠游戏中的动物行为很简单 ，我们将使用有限状态机FSM对其进行建模。 1、行走在旅鼠的2D世界中，旅鼠可以处于两种状态之一：向左行走或向右行走。如果遇到障

code

2022-4-25

76 0 0 0

python

使用python进行十进制和二进制

使用python进行十进制和二进制相互转换 python中进制转换有专门的函数，如hex,int,oct,bin.见下图.不过如果我将一个负数使用bin转换为2进制，得到的并不是补码形式。如&

code

2022-4-25

91 0 0 0

C

Vitis HLS 构建项目并生成IP核（Vivado HLS）

前言 Vitis HLS，可以通过它，用C和C++建立和封装一个IP核，从Vivado 2021的版本开始内置，用于替代Vivado HLS，由于它太新了，网上有关教程很少（2020的版本还是Vivado HLS），所以这个系列的文章，用于

code

2022-4-19

140 0 0 0

C

GD32F310G8开发板试用-USART、TIMER

首发极术社区。如对兆易创新GD32F310 MCU感兴趣，欢迎添加微信 aijishu2020 加入GD32技术讨论群。PC端:WIN10 开发软件：Keil 5.26 开发板：GD32F310G8 一、搭建环境出现的问题 1、pack

code

2022-4-16

101 0 0 0

C

HLS【高层次综合】步骤

1. 将CC++函数合成到RTL实现中算法中经常使用，时序容易对齐 1. 在软件环境中开发模块 2. 在软件环境中对模块进行功能验证 3. 无缝集成硬件仿真环境 4. 使用以软件为中心的工具和报告优化设计 5. 将生成的IP快速集成到传

code

2022-4-16

69 0 0 0

C

FPGA HLS 的机理

HLS (high-level synthesis)称为高级综合, 它的主要功能是用 CC++为FPGA开发算法。这将提升FPGA 算法开发的生产力。 Xilinx最新的HLS是Vitis HLS。在Vivado 2020版本

code

2022-4-14

84 0 0 0

C

学fpga（先自顶而下设计，再自下而上集成）

code

2022-4-11

98 0 0 0

C

学fpga（流水灯）

code

2022-4-9

88 0 0 0

PHP

Haar小波提升算法

传统的小波变换是在傅里叶变换的基础上演变而来，计算过程中存在着大量的卷积运算或是乘累加的计算，如若在硬件上实现，势必会消耗大量的寄存器资源，而且速度也上不去。提升小波又称为第二代小波，最早是由 Sweldens W.博士于 1995 年在贝

code

2022-4-9

176 0 0 0

PHP

STM32之SPI详细解析

SPI介绍 SPI协议，用来传输数据的一种标准化协议。 SPI包括这些独特的特点：主模式和从模式双向模式从模式选择输出模式故障错误标志与CPU中断能力双缓冲数据寄存器具有可编程极性和相位的串行时钟在等待模式下对S

code

2022-4-6

176 0 0 0