quartus II RTL 如何清晰导出

File→Create/Update→Create Symbol Files for Current File

_谖颐堑墓こ檀唇ㄍ瓯虾螅_hd代码编写并保存完毕喊差后，再坦渗信进行一系列 *** 作。

_ü_ile→Create/Update→Create Symbol Files for Current File即可生成原理图让轮。

可以生产三种语言：AHDL、VHDL、Verilog。

这三种语言是可以相互转换的。

这种语言来描述两种中镇猛电路：寄存器和查找表。

利用这两种电路旅缺可以实现比较复杂的电路卖桥，即你想要的设计。

---