怎么使用VHDL语言实现除法？最好有一些例子的代码

以QuartusII为例

开始--程序-ALTERA-QuartusII--Quartus II 10.0sp1 MegaWizard Plug-in Manager--next-选择FPGA型号，ARITHMETIC--里面就有你想用的除法器，

VHDL的乘法是利用移位相加来实现的，具体网上有很多程序可供参考，如http://wontuoba.blog.163.com/blog/static/13485835420091123111635857/

链接内是以乘法器设计的VHDL程序。

至于除法运算，一般是通过查找表来实现的，取除数的倒数进行乘法运算，然后再对除数与其倒数一一对应的做查找表运算。

另外网上一般还提供一些稍微简化的运算方法如DA算法什么的，你可以自行搜索获知。

entity div is

PORT (a,b,c,d: IN integer

y: OUT integer)

end div

architecture rtl of gen_div is

begin

y <= (a+b)/(c+d)

end rtl

---