如何将vhdl程序下载到fpga软件上实现其功能

其实具体来说是有很多细则的，我大体给你讲讲

在quartus 2中创建新工程之后，输入程序，然后编译，编译成功之后配置引脚，再综合。然后点击下载，即进入对目标器件fpga的配置下载 *** 作，下载成功就表示编程成功，这个时候，你就可以在板子上实现你程序文件的功能。

英文大致意思是，状态寄存器显示错误，下载使能引脚不会1.

所有都是我的推论，我没遇到过这情况，希望分析能够帮到你。

因为FPGA进行配置的时候，除了有几个口是用来传输下载数据的，还有几个端口要进行置位的，表明现在的下载状态，具体是哪几个口，我这有资料，有些口是0，有些口是1.

因为你没说你的型号，我就以Stratix为例。

配置过程基本就这样!

(1)

上电

上电过程中FPGA内部状态机被复位，nSTA-TUS和CONF_DONE引脚由FPGA置为低电平，所有I/O引脚为三态且FPGA内部配置寄存器被清空。

(2)

复位

当nCONFIG或nSTATUS引脚为低电平时，FPGA进入复位状态。在此状态下，FPGA采样MSEL引脚的电平值，以确定采用的配置方式。同时nSTATUS和CONF_DONE引脚被拉低，所有I/O引脚三态并且FPGA内部配置寄存器被清空。

(3)

配置

当nCONFIG为高电平，nSTATUS被FPGA释放并由外部上拉电阻拉为高电平后进入配置状态。此状态下配置数据在DCLK时钟的上升沿载入FP-GA。若正确接收所有配置数据(CRC校验无误)。FPGA释放CONF_DONE引脚且当其被外部上拉电阻拉高后进入初始化状态。

(4)

初始化

此状态下FPGA内部逻辑和寄存器被初始化:使能I/0缓冲，释放INIT_DONE引脚(可选)。

(5)

用户模式

在此状态下FPGA开始执行用户程序。

根据你的提示，是你在配置的时候，有一个脚本该是1

的，结果不是一。

你可以根据以下方法

1,看看你的线短路没

2.如果是你自己做的板子，有些引脚是需要接上拉或者下拉电阻的，你去查查配置电路，是不是和官网上推荐的一样。

如果实在不行了，你就把那个脚直接接高电平，一切就OK了。

你所说的应该是下载到fpga芯片吧

FPGA有专门的配置芯片，并且FPGA上面有专用引脚，将两者连接上就行了，然后烧写到里面就行了，一般配置芯片都是Flash的，可以像烧写Flash一样烧写就行了，例如Altera的FPGA的专用配置芯片是EPCS，就是flash的，它的NiosII IED里面的Tool里面的Flash Program就能直接烧写，sof和pof文件只是配置方式不同是采用的文件，例如Altera的被动配置方式使用的sof，主动方式使用的pof文件

---