从开发层面讲mips架构有什么特点？

链接：https://www.zhihu.com/question/24582283/answer/99570341

来源：知乎

著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。

32位MIPS方面老大功耗性能比最高的就是君正了。性价比最高的也是君正。VR和智能手表这么火, 也有君正去年努力的结果,Geek分分钟可以用Android+君正分分钟做一个VR眼腾讯OS+君正分分钟手表,最早的inWatch就是君正的, 超级吹牛B的土曼也是君正的厂商做的是手表和VRLinux+君正: 未来的想象力Linux圈子有人想做上面的发行版, 也许以后定制会成为君正的一个稳定业务抛弃android的不稳定和高功耗, 低功耗.做一个和源类似树莓派的开发板作为通用处理器,君正相比全志的A10 A20 A31功耗节省太多了, 做一个类似树莓派的开发板倒是不错, 有些用单片机纠结, 成本不敏感,这个绝对强,只是这个路径有点长, 厂家好像更感兴趣的是手表和VR, 毕竟上市公司需要对近期市场负责君正+资本攒一个一个VR眼镜---->---->找几个用户需求点, 芯片厂商的Demo不做的点,---->让领导、投资人戴戴, 弄晕他们---->然后拿到投资 -------VR去年就是这么火起来的 自主可控,国产芯片:相比跟龙芯的兄弟. 珠三角跟龙芯死磕产业链不同, 君正更加灵活、专注MIPS32,充分和产业链融合. 跨界竞争如果君正是龙芯的叔表大哥, 表兄已经把前面MIPS32雷都趟了,而且还在趟,君正不用趟了芯片一般对行业的影响早两年, 所以主流媒体一般不报到芯片做为上市公司君正一直没有一个现金牛业务, 或者一大帮现金牛用户, 这个比较悲剧,同样的国内的亲戚就活的很好, 最便宜的机顶盒首选全志, 机顶盒赚了一把, 然后因为芯片便宜, 社区很多人贡献软件, 全志继续卖芯片, 有人拿通用芯片做了一个比如唱戏机市场 ,快速反馈然后出专门芯片。 而君正貌似只赶上过电子书一波、前面的MP4,MP3都没有赶上. 君正对钱更加专注, 玩的短线. 对长线不关注,关注短线不等于可以执行到位, 而且整体MIPS32+Android( 后面简称AM,相比是AA)生态链中那么不给力, 君正已经尽力了, 君正已经是AM生态链中的领头羊了。君正做企业是典型的京津冀风唤枝态格, 我们称之为挖渠派, 就是能喝到一点水, 不至于渴死, 但大目标是水渠覆盖越来越大, 收益越来越多 . 龙芯、君正全志是典型珠三角风格, 称为挑水派, 目标是尽快喝到尽可能的水；明天, 谁管明天, 还有一种是 挖井派, 目标远大, 有后台支持(国家、大公司、军事) , 赚不赚钱无所谓, 就是不想被别人卡脖子, 后劲大, 在某些领域可以秒别人. 大家当然知道我说的是清华紫光了。未来:---芯片三国 我们都ARM打的Intel 2016年不得不大量裁员, 那么下一个打败ARM的又是谁呢, 有人说是AMD, 有人说是MIPS ,有人说搭旅是龙芯, 我的预测叫China, 我们不妨假设一下10-20年之间的芯片情况: 随着光刻机的国产化和白菜价, 做芯片的厂子跟织袜子一样, 产生一个或者几个芯片聚集区预计有可能的地方: 北京海淀、武汉光谷、鹿泉光谷、河北正定、珠三角深圳这些聚集区可以出来各种个性的芯片, 当产品过10万以后, 为了成本, 厂家定制芯片将会成为主流最有可能出现的是京津冀, 也希望京津冀的朋友为此努力原因1: 平均人员文化水品高、除北京外几个城市对预期要求不高原因2: 相比长三角、珠三角更加注重知识产品高端的产品继续设计更加小组化, 而流片厂将会国有持续控股, 国家不断的加大投资, , 直到量子芯片批量化. 其他芯片开源将会作为最重要的推动力.

MIPS32®架构刷新了32位嵌入式处理器的性能标准。它是MIPS科技公司下一代高性能MIPS-Based™处理器SoC发展蓝图的基础，并向上兼容MIPS64®64位架构。MIPS架构拥有强大的指令集、从32位到64位的可扩展性、广泛的软件开发工具以及众多MIPS科技公司授权厂商的支持，是领先的嵌入式架构。MIPS32架构是以前的MIPS I™ 和 MIPS II™指令集架构（ISA）的扩展集，整合了专门用于嵌入式应用的功能强大的新指令，以及以往只在64位R4000™ 和 R5000® MIPS®处理器中能见到的已经验证的存储器管理和特权模式控制机制。通过整合强大的新功能、标准化特权模式指令以及支持前代ISA，MIPS32架构为未来所有基于32位MIPS的开发提供了一个坚实的高性能基础。

MIPS32架构基于一种固定长度的定期编码指令集，并采用导入/存储（load/store）数据模型。经改进，这种架构可支持高级语言的优化执行。其算术和逻辑运算采用三个 *** 作数的形式，允许编译器优化复杂的表达式。此外，它还带有32个通用寄存器，让编译散纤器能够通过保持对寄存器内数据的频繁存取进一步优化代码的生成性能。

MIPS32架构从流行的R4000/R5000类64位处理器衍生出特权模式异常处理和存储器管理功能。它采用一组寄存器来反映缓存器、MMU、TLB及各个内核中实现的其它特权功能的配置。通过对特权模式和存储器管理进行标准化，并经由配置寄存器提供信息，MIPS32架构能够使实时 *** 作系统、其它开发工具喊掘卖和应用代码同时被执行，并在MIPS32 和MIPS64处理器系列的各个产品之间复用。

它的高性能缓存器及存储器管理方案的灵活性仍继续成为MIPS架构的一大优势。MIPS32架构利用定义良好的缓存控制选项进一步扩展了这种优势。指令和数据缓存器的大小可以从256byte到4Mbyte。数郑逗据缓存可采用回写或直写策略。无缓存也是可选配置。存储器管理机制可以采用TLB或块地址转换（BAT）策略。利用TLB，MIPS32架构可满足Windows CE 和Linux的存储器管理要求。

由于增加了密集型数据处理、数据流和断言 *** 作（predicated operations） ，可满足嵌入式市场不断增长的计算需求。条件数据移动（Conditional data move）和数据缓存预取（prefetch）指令被引入，以期提高通信及多媒体应用的数据吞吐量。固定浮点DSP型指令可进一步增强多媒体处理能力。这些新指令，包括乘法、乘加、乘减和“前导计数（count leading）0s/1s”，在处理音频、视频和多媒体等数据流时，无需在系统中增加额外的DSP硬件即可提供更高的性能。功能强大的浮点指令可加快某些任务的执行速度，比如一些DSP算法的处理、图形 *** 作的实时计算。浮点 *** 作可选择软件仿真。最后，为简化系统集成任务，MIPS32标准定义EJTAG（增强型JTAG）选项功能作为非入侵式、片上实时调试系统。 MIPS64®架构刷新了64位MIPS-Based™嵌入式处理器的性能标准。它代表着下一代高性能MIPS®处理器的基础，并兼容MIPS32®32位架构。MIPS架构拥有强大的指令集、从32位到64位的可扩展性、广泛可获得的软件开发工具以及众多MIPS科技公司授权厂商的支持，是领先的嵌入式架构。MIPS64架构是以前的MIPS IV™ 和 MIPS V™指令集架构（ISA）的扩展集，整合了专门用于嵌入式应用的功能强大的新指令，以及以往在R4000® 和 R5000® MIPS处理器中执行的已经验证的存储器管理和特权模式控制机制。通过整合强大的新功能、标准化特权模式指令、支持前代ISA，以及提供从MIPS32架构升级的路径，MIPS64架构为未来基于MIPS处理器的开发提供了一个坚实的高性能基础。

MIPS64架构基于一种固定长度的定期编码指令集，并采用导入/存储（load/store）数据模型。经改进，这种架构可支持高级语言的优化执行。其算术和逻辑运算采用三个 *** 作数的形式，允许编译器优化复杂的表达式。此外，它还带有32个通用寄存器，让编译器能够通过保持对寄存器内数据的频繁存取进一步优化代码的生成性能。

这种架构从R4000/R5000类处理器衍生出特权模式异常处理和存储器管理功能。它采用一组寄存器来反映缓存器、MMU、TLB及各个内核中实现的其它特权功能的配置。MIPS32架构的兼容模式让32位代码无需修改即可在MIPS64上运行。通过提供后向兼容性、对特权模式和存储器管理进行标准化，并经由配置寄存器提供信息，MIPS64架构能够使实时 *** 作系统和应用代码同时被执行，并在MIPS32和MIPS64处理器系列的各个产品之间复用。

高性能缓存器及存储器管理方案的灵活性仍继续成为MIPS架构的一大优势。MIPS64架构利用定义良好的缓存控制选项功能进一步扩展了这种优势。指令和数据缓存器的大小可以从256byte到4Mbyte。数据缓存可采用回写或直写策略。无缓存也是可选配置。存储器管理机制可以采用TLB或块地址转换（BAT）策略。利用TLB，MIPS64架构可满足Windows CE和Linux的存储器管理要求。

由于增加了数据流和断言 *** 作（predicated operations），可满足嵌入式市场不断增长的计算需求。条件数据移动和数据预取指令被标准化，以提高通信及多媒体应用的系统级数据吞吐量。

固定浮点DSP型指令可进一步增强多媒体处理能力。这些以前只有在某些64位MIPS处理器上才使用的指令，包括乘法（MUL）、乘加（MADD）、乘减（MSUB）和“前导计数（count leading） 0s/1s”，在处理音频、视频和多媒体等数据流时，无需在系统中增加额外的DSP硬件即可提供更高的性能。

功能强大的64位浮点寄存器和执行单元可加快某些任务的执行速度，比如一些DSP算法的处理、图形 *** 作的实时计算。双单精度指令（Paired-Single instruction）在一个64位寄存器中装入了两个32位浮点 *** 作数，从而实现单指令多数据 *** 作（SIMD）。这种方法的执行速度是传统32位浮点单元的两倍。浮点 *** 作可选择软件仿真。

MIPS64架构兼具32位和64位寻址模式，同时采用64位数据工作。这样一来，无需额外的存储器进行64位寻址就能获得64位数据的优势。为了便于从32位系列的移植，该架构还带有32位兼容模式，在这种模式中，所有寄存器和地址都是32位宽，MIPS32架构中出现的所有指令都被执行。 microMIPS™是一种在单个统一的指令集架构中集成了16位和32位优化指令的高性能代码压缩技术。它支持MIPS32® 和MIPS64® Release 2架构，整合了可变长度重新编码MIPS指令集和新增的代码量优化16位和32位指令，可提供高性能和高代码密度。

microMIPS是一个完整的ISA，既能单独工作，也能与原有的MIPS32兼容指令解码器共同工作，允许程序混合16位和32位代码，无需模式切换。microMIPS的程序代码量较小，因此可获得更好的缓存利用率和更小的取指带宽（fetch bandwidth），从而有助于提升性能，降低功耗。

microMIPS包含所有MIPS ASE指令，支持CorExtend™/UDI接口。而且，针对microMIPS软件及系统开发，MIPS科技公司与第三方合作伙伴生态系统提供有一套全面完善的软硬件工具支持。新推出的M14K™和 M14Kc™是首先执行 microMIPS的处理器内核。