这个方法有点过于原始,而且没有办法固化。
数据量搭高不太大的话,你槐野可以在sopc中建个串口连接,然后数据定时从那边儿发过来,发好后保存数据文件.m的或者是.txt的都行(用C语言控制)。然后再导入MATLAB画图
你的问链手题不是太明确。对于大量有规律性的代码可以利用matlab来生成,但也仅是生成文本文件。据我悔简所知,没有办法直接把matlab编写的代码直接转成verilog的。除非你自己用其它语言来编写一碧唤裤个解释器。欢迎分享,转载请注明来源:内存溢出
这个方法有点过于原始,而且没有办法固化。
数据量搭高不太大的话,你槐野可以在sopc中建个串口连接,然后数据定时从那边儿发过来,发好后保存数据文件.m的或者是.txt的都行(用C语言控制)。然后再导入MATLAB画图
你的问链手题不是太明确。对于大量有规律性的代码可以利用matlab来生成,但也仅是生成文本文件。据我悔简所知,没有办法直接把matlab编写的代码直接转成verilog的。除非你自己用其它语言来编写一碧唤裤个解释器。欢迎分享,转载请注明来源:内存溢出
评论列表(0条)