在fdatool里边有,将设计好的滤波器,先进性系数量化,然后在generate里面有hdl这一项的。选择闷世以后就会调用filter
design
coder,蚂散肢进行设置就可以生成verilog代码和对掘唤应的tb了。
以前做滤波器设计时,试着生成过VERILOG但是,生成的念弯程序有问题!!!可能蚂运是因为工具还没那么智能吧!仔物闷所以,建议楼主取得MATLAB产生的参数后,自己写VERILOG!欢迎分享,转载请注明来源:内存溢出
在fdatool里边有,将设计好的滤波器,先进性系数量化,然后在generate里面有hdl这一项的。选择闷世以后就会调用filter
design
coder,蚂散肢进行设置就可以生成verilog代码和对掘唤应的tb了。
以前做滤波器设计时,试着生成过VERILOG但是,生成的念弯程序有问题!!!可能蚂运是因为工具还没那么智能吧!仔物闷所以,建议楼主取得MATLAB产生的参数后,自己写VERILOG!欢迎分享,转载请注明来源:内存溢出
评论列表(0条)