请问在quartus里，可不可以把自己的程序生成ip核，或者实现类似的功能，就是可以给别人用，但是看不到代码

这个可以通过生成网表文件(netlist)来实现，如果要包含布局布线信息，那一定要用quartus的设计分区（design partition）和逻辑锁定（logiclock）两个功能实现，可以看一下altera网站上的增量编译课程学习一下（免费的，随时都可以看）。

1 添加仿真模型/库，根据设计内调用的器件供应商所提供的模块而定，在Quartus II的安装目录/quartus/eda/sim_lib下。
2 通常针对不同的目标器件xxxx选用不同的xxxx_atomsv文件，比如使用cyclone系列器件，那就要使用cyclone_atomsv。
3 如果使用了altera的IP核(宏单元)，还需要添加altera_mfv文件。
4 如果ALTERA的IP核中包括了用户原语，还需要加入220modelv文件。

FPGA的速度是足够快的，50M的晶振加上pll锁相环很容易带到的，只是一定要你的DAC有这么快的速度才行，我用DAC902已经测试到了40MHz。
路径F:/quartus2
81/ip/altera/nco/lib中间带有空格是不行的，请确定Quartus
II的安装路径中是否有空格。
或者修改以下语句：
set_global_assignment
-name
SEARCH_PATH
正确的路径（不带空格和汉字）。

---