在Altium中画好原理图后怎么进行网络报表检查以及导入pcb图！

大致过程是原理图完成后，先仔细检查（有无引脚顺序问题、封装是否正确、连线是否完整。。。因为原理图错了后面改起来很不好）。
然后就是新建一个PCB文档。
然后在PCB文档中点击design-import change之后就会将原理图转换为PCB，之后就是元器件布局规划、规则设置，外形定义、走线、覆铜、工艺处理~

1、首先画电原理图。
2、其次在AD的原理图页面下，调出仿真工具栏：AD电路原理图模式一点击AD屏幕顶部菜单：视图查看工具栏mixedsim。
3、最后利用仿真工具栏，给绘制好的电原理图输入端加仿真信号源，给电路加上供电的仿真电压源，在输入端加网络标号in、输出端加网络标号out，各个需要测试显示波形的地方加网络标号。

passive是自定义，你可以设置为这种模式，这样在编译原理图的时候，altium designer就不对你的引脚的电气特性检查，如果你设置为input output io 形式时，altium de
硬之城上面应该有这个，可以去看看有没有教程之类的，因为毕竟上面的技术资料型号等都很全面也是最新的，所以能解决很多问题。

应该是 原理图有位号相同的元件，找不管脚，或footprint与lib库不对应（管脚数量不一样也会出错）
你先检查原理图有没出错标识，元件编号有没重复的，再查查每个元件的footprint，lib库管脚对不对应，元件------footprint------lib库 都对应，就不会有错的

1未连接。你有某个芯片的R2in，R2out，T2in，T2out这四个管脚悬空了
2无驱动源。U1的1号和15号管脚(X1(IN))在元件库中的属性设置成都是驱动的了，而不是被动
另外，你这个图上和这个警告中相关的只有15号（X1(IN)）引脚，其他的看不到，所以，还不好确定你的原理图到底是怎么样的

1。执行菜单命令 [项目管理]--[Compile PCB PROJECT ]，则系统开始对项目进行编译。
2。编译完成后，系统d出[Message]面板，面板上列出了项目原理图中的所有出错信息及相应的错误等级。
3双击任一出错信息的颜色方块，则会d出与此错误有关的原理图信息，显示在[CompileErorr](编译错误）面板中。同时，相应的原理图被打开，进入原理图编辑环境，出错位置则处于高亮显示 的状态。

画好原理图之后，需要编译工程，及查错，如果没有错误的话，就创建一个pcb，这个pcb文件和原理图文件是要在同一个工程之下，然后是在原理图的编辑状态下，选择design-update
pcbdoc,然后在d出的对话框中，分别单击validate
changes检查元件信息和execute
changes执行pcb更新，在pcb板外面的右边会出来的元件。

---