1) 选择环境变量中的系统变量,新建以下变量
XILINX C:\Xilinx\14.7\ISE_DS\ISE
XILINX C:\Xilinx\14.7\ISE_DS\EDK
XILINX_PLANAHEAD C:\Xilinx\14.7\ISE_DS\PlanAhead
XILINX_VIVADO C:\Xilinx\Vivado\2013.4\bin
2) 选择环境变量中的用户变量,新建一个变量path,这个变量很可能已经有了,那么在后面添加即可:
C:\xilinx\14.7\ISE_DS\ISE\bin\nt64%XILINX%\lib\nt64C:\XILINX\vivado\2013.4\bin
完成。
vivado中SRIO IP核的使用
姓名:孙健强
学号:19021210841
【嵌牛导读】通常在信号处理板卡上,会用到FPGA和DSP的组合,这就涉及到了FPGA和DSP之间的通信问题。它们之间的通信协议是RapidIO协议,而在FPGA中则需要添加SRIO的IP核来实现与DSP的通信。
【嵌牛鼻子】XILINX FPGA、VIVADO、DSP、 RapidIO协议、SRIO
【嵌牛提问】如何使用vivado中自带的SRIO的IP核?
【嵌牛正文】:
一、srio基础知识
【高速接口-RapidIO】4、Xilinx RapidIO核详解
https://www.cnblogs.com/liujinggang/p/10072115.html
二、srio官方例程(vivado环境)
【高速接口-RapidIO】5、Xilinx RapidIO核例子工程源码分析
https://www.cnblogs.com/liujinggang/p/10091216.html
【高速接口-RapidIO】6、Xilinx RapidIO核仿真与包时序分析
https://www.cnblogs.com/liujinggang/p/10123498.html
三、回环测试
【硬核】FPGA进阶之路( 二) 如何将Xilinx SRIO控制器自环
http://blog.chinaaet.com/fyyysun/p/5100063900
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)