进行DRC检查,看看有没有电气连接错误的,如果没有错误,进行下一步;
2.生成网络表;
3.确认原理图中的所有元器件的PCB封装在layout中都存在,要是有些原件没有封装,必须先根据datasheet或者实物制作封装库;
4.确认所有的PCB封装都存在之后,导入logic生成的网表;
5.导入成功后,设置布线规则,然后就可以布线了;
6.布线的时候注意元器件的影响及各种信号之间的影响。
1、布线前一定要布局好(按照板框尺寸、板框结构、电路模块规划优先级等要素,从整体到模块,再将模块电路内部布局细化开来,去规划)
2、正确的布局方法。①分散元器件,logic链接layout(布局 *** 作即可同步logic),每个模块电路布局 *** 作应“先大后小”(大:MCU、IC等;小:R、C、L、D等),②考虑散热问题、排针一般安装在板边、天线尽量只有一个方向有元件、晶振电路布局应让时钟信号线尽可能的短,③IC贴片元件周围空间不宜过小(便于贴片焊接),像0402、0603等小元件可紧邻挨着,④最后就是方向一致、元件对齐了。
3、布线前一定要设置好设计规则(主要安全间距、线宽等等)、布线选项(Ctrl + Enter)。①安全间距。一般安全间距8mil够了,但过孔与其他的间距要较大2mil;②线宽。总之越宽越好,如果板布线密集,可以参考:信号线设置为8mil,电源线/GND设置为16mil。
4、在布线前,对某些网络进行颜色突显,或者可以将其飞线布线隐藏起来(比如GND、电源线)
5、覆铜前,①GND层、PWR层内缩20mil,②还有添加泪滴、③添加过孔阵列、④绘制禁止区域(天线,禁止覆铜)
你好如何把CAE封装与PCB封装一一对应:在PADS
Logic里,选择零件,查看属性,里面有对应PCB封装,在库里面调出来就可以了。
可以在layout中直接添加元件,然后布线吗?:这个是可以的,很多人因为临时修改电路,用这个方法会比较快捷,但是添加多了会容易出错,要小心检查。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)