如何学习zynq以太网控制器及协议栈

前面大家已经对 ZYNQ 架构以及相应的开发工具有一定的认识，接下来我们将带领大家来一起 体验 ZYNQ，体验软硬件协同设计的魅力。由于时间的关系，下面的一些实验（本章及后续章节的实验） 可能有不完善的地方，欢迎读者向我们反馈。 9.1 跑马灯 本实验将指导大家使用 Vivado 集成设计环境创建本书的第一个 Zynq 设计。这里，我们使用跑马灯 这个入门实验来向大家介绍 Vivado IDE 的 IP Integrator 环境，并在 Zedboard 上实现这个简单的 Zynq 嵌 入式系统。之后，我们将会使用 SDK 创建一个简单的软件应用程序，并下载到 Zynq 的 ARM 处理器中， 对在 PL 端实现的硬件进行控制。本实验分为三个小节来向大家进行介绍： ? 第一节我们将使用 Vivado IDE 创建一个工程。 ? 在第一节的基础上，第二节我们将继续构建一个 Zynq 嵌入式处理系统，并将完成后的硬件导入 到 SDK 中进行软件设计。 ? 最后一节我们将使用 SDK 编写 ARM 测试应用程序， 并下载到 ZedBoard 上进行调试。 实验环境：Windows 7 x64 *** 作系统， Vivado2013.4，SDK 2013.4

9.1.1 Vivado 工程创建

1) 双击桌面 Vivado 快捷方式 ，或者浏览 Start >All Programes >Xilinx Design Tools >Vivado

2013.4 >Vivado 2013.4 来启动 Vivado. 2) 当 Vivado 启动后，可以看到图 9-1 的 Getting Started 页面。

图 9- 1 Vivado 开始界面

3) 选择 Create New Project 选项，图 9-2 所示的 New Project 向导将会打开，点击 Next。

图 9- 2 New Project 对话框 4) 在 Project Name 对话框中，输入 first_zynq_design 作为 Project name, 选择 C:/XUP/Zed 作为 Project location，确保 Create project subdirectory 被勾选上，如图 9-3，点击 Next。

图 9- 3 Project Name 对话框 5) 在 Project Type 对话框中，选择 RTL Project，确保 Do not specify sources at this time 选项没有 被勾选，如图 9-4，点击 Next。

图 9- 4 Project Type 对话框 6) 在 Add Source 对话框中， 选择 Verilog 作为目标语言，如果你对 VHDL 熟悉的话， 你也可以 选择 VHDL，如果这里你忘记了选择，在工程创建完成后，也可以在工程设置中选择你熟悉的 HDL 语言。如果你已经有了源文件，在这里就可以选择 Add file 或者 Add directory 进行添加， 由于我们没有任何的源文件， 所以这里我们直接点击 Next 即可，如图 9-5。

图 9- 5 添加源文件 7) 在 Add Existing IP 对话框中，点击 Next。 8) 在 Add Constraints 对话框中，点击 Next。 9) 在 Default Part 对话框中，在 Specify 框中选择 Boards 选项，在下面的 Board 列表中选择 ZedBoard Zynq Evaluation and Development Kit，点击 Next，如图 9-6。

图 9- 6 芯片选择 10) 在 New Project Summary 对话框中，点解 Finish 完成工程创建，至此，我们已经使用 Vivado 创建了一个 Zynq 设计的工程框架，图 9-7 为 Vivado 的工程界面，在第四章我们已经对该界面 进行过介绍，如果还不熟悉的读者再回到前面复习一下。下面我将使用 Flow Navigator 的 IP Integrator 功能完成第二节的嵌入式系统设计。

图 9- 7 Vivado 工程界面

9.1.2 在 Vivado 中创建 Zynq 嵌入式系统 这一节我们将创建一个简单的 Zynq 嵌入式系统，该系统使用 Zynq PL 部分实现一个通用 I/O 控制 器 (GPIO)，控制器同 ZedBoard 上的 8 个 LED 相连接，并且通过 AXI 总线连接到 PS 端，这样我们就可 以通过将要在第三小节中实现的 ARM 应用程序来对 LED 进行控制。系统结构图如图 9-8 所示。

1. 首先在vivado SDK中分别建立两个工程

注意：如上图所示，Core0 工程建立时选择ps7_cortexa9_0, Core1 工程建立时选择ps7_cortexa9_1

完成后如下图所示：

2.配置Core1即从核中的BSP文件

在下图中画圈处，配置：-DUSE_AMP=1

3 配置Core0和Core1的DDR空间分配

通过修改lscript.ld文件中的内容，可以改变在存储器中的执行位置，

因为ELF文件是加载到DDR中执行的，所以两个DDR地址不能重合

Core0的配置 ：画圈处 栈空间也要分配，防止溢出

Core1配置

4 建立FSBL文件，并配置mian()文件

配置main() 跟第三步中的DDR空间配置有关

在FSBL的src中找到main.c文件打开，在里面添加下面一段代码，用于启动CPU1：

#define sev() __asm__("sev")

#define CPU1STARTADR 0xFFFFFFF0 //Core1 DDR配置中的SIZE大小

#define CPU1STARTMEM 0x10000000 //Core1 DDR配置中的起始地址

void StartCpu1(void)

{

#if 1

Xil_Out32(CPU1STARTADR, CPU1STARTMEM)

dmb()//waits until write has finished

sev()

#endif

}

将上面的代码在main()中添加到：

Load boot image的位置，将CPU1的启动函数，放置于此位置，改动后的代码段如下：

5 生成mcs文件和烧写mcs文件到QSPI Flash

单击‘Core1’，选择Xilinx Tools –>Create zynq boot image，选择Add，选择文件…/ Core1/Debug/ Core1.elf,点击打开。然后选择Core1.elf, Core0.elf在Core1.elf上面。然后在Output pach后面把boot.bin修改为Boot.mcs。然后点击 Create Image

选择Core0

选择文件生成存储地址

选择MCS

画圈处是添加的文件

顺序为：FSBL.elf.bit文件 Core0.elf Core1.elf

点击Create Image 生成.mcs文件

6 完成 *** 作 将 .MCS 文件烧写进板子里

bin文件用来烧写到SD卡，mcs文件用来烧写到QSPI flash中 ，

选择Xilinx Tools –>Program Flash，在Image File后面选择刚才生成的Boot.mcs文件，Offset为0x0，Flash Type为qsip_single。勾选Blank check after erase和Verify after flash。检查开发板上电和连线状况，然后点击Program