ISE综合后仿真如何 *** 作？

第一步：用modelsim编译xilinx的库，并添加；

第二步：打开ISE，edit——>preference，在第三方仿真工具里添加你安装modelsim的目录；

第三步：打开你要仿真的ISE工程，在“source”窗口上面有一个下拉菜单，菜单有“behavioral simulation”以及“post synthesis simulation”等，选最后一个

第四步：现在在source窗口，你应该能够看到你写的测试激励文件；单击选中该文件，在process的窗口应该能看到modelsim的图标及仿真选项

第五步：双击process窗口的modesim图标，即开始调用modelsim进行仿真！

手头这台电脑没装ISE，凭记忆写了这么多，希望能有帮助；

两种方法。

1、进入ise软件，执行菜单命令“视图，面板，components”即可显示左边添加器件的菜单。

2、进入ise软件，点击左下角的“Panels→components”既可调出消失的添加器件的菜单。

1.右键synthesis，在综合选项里将keephierarchy选择YES

，或者选择soft（在综合时保持层次，在实现时有利用ISE软件自动进行优化），这样有利于你从模块中找到你想抓取的信号和信号名不被更改。

2.在Constraints

的问题。其实ISE的工程设置有“keep_hierarchy”。在程序里面，也可以通过添加一些语句。如果是Verilog：

Place the Verilog constraint

immediately before the module or instantiation.

Specify the Verilog constraint asfollows:

(* KEEP = “{TRUE|FALSE |SOFT}” *)

假如我们要观察的一个信号cnt：reg[10:0]cnt，那么就按照

文档中的介绍，要保持此信号不被综合，则：(* KEEP =“TRUE” *)reg[10:0]cnt ，或者(*keep=“true” *)reg[10:0]cnt

这样就可以实现ChipScope的观察而不被优化掉了。类似的VHDL：

Declare the VHDL constraint asfollows:

attribute keep : string

当然，这些都是针对ISE的综合器XST的，如soft只有在XST里才可以使用，其它的综合工具，可以参看相关的文档，这些问题都有专业而又明确的说明。

---