xilinx ise怎么查看原语

可以去xilinx官网找原语文档，附件是 virtex6 的原语文档。

文档有给出原语的解释、用法，并给出 VHDL 和 verilog 的实例。

如下图是 BUFG 的verilog实例：

1、先在综合中设置保持层次，以便在chipsope中保持原电路代码结构。

2、右键Synthesize->ProcessProperties。

3、添加CDC文件，给ChipScope使用。

4、完成以上步骤就可以正常使用了。