quartus怎么加入多个模块

1/10

执行菜单【File】-【Open Project…】命令，在quartus中打开一个设计项目

2/10

执行菜单【Tools】-【Megawizard Plug-In Manager…】命令，打开Megawizard Plug-In Manager设置向导

3/10

这里我们是添加一个全新的宏模块，所以选择【Creat a new custom megafunction variation】,点击【next】按钮

4/10

右上方会显示你所用的芯片系列，在左侧树形列表里选择你需要的宏模块，这里选择【Memory Compiler】-【FIFO】先进先出模块，选择所要生成的语言和FIFO模块的存储路径及文件名，点击【next】按钮

5/10

How wide should the FIFO be?后填写你建立的FIFO位宽多少，How deep should the fifo be?后填写你的FIFO深度，也就是能装多少个数据，下一步【next】

6/10

一般情况下，FIFO输出我们只选择数据q[#:0]和empty就可以了，所以去掉empty以为所有项目前的对勾，下一步【next】

7/10

这一步可以默认设置不变，下一步【next】

8/10

一般情况下在page 6 of 8 中选择【Yes（best speed）】，下一步【next】，page7 of 8默认不变，下一步【next】

9/10

宏模块向导最后一步，这里会显示向导生成的所有文件名，及其描述，一般情况下默认即可，点击【finis】保存并退出向导

两者都是altera所谓的CPLD器件。

MAX7000是传统血统的CPLD，内部结构是基于乘积项，也就是与或阵列结构。

E2PROM工艺。

至于MAXii是在MAX基础上发展而来，虽然它被altera标为cpld可是它可使实实在在基于LUT结构的，之所以把它归类到CPLD，使因为它基于flash工艺而不是传统fpja的SRAM工艺，配置不需要外置芯片，上电瞬时接通，看起来它在特性上更像CPLD。

MAX7000是高成本CPLD，规模大比较大。

而MAXII属于小成本低容量解决方案CPLD。

在编译时会出现类似错误：

Error: Can't place 108 pins with 2.5 V I/O standard because Fitter has only 81 such free pins available for general purpose I/O placement.

为了避免以上情况的出现，常常使用Virtual Pin对非IO引脚的信号进行约束，经过约束的信号，综合布线器将不对其分配IO资源。

具体方法如下：

在Quartus II中Assignments->Assignment Editor，在Category栏选择logic options，到列表中To列下添加要设置的引脚接口，将Assignment Name设置为Virtual Pin，将Value设置为On，Enabled 设置为Yes， 如果需要设置的很多，可以通过在Pin Planner中将引脚复制过来。

这样设置为Virtual Pin 就不会占用FPGA的IO资源，而且时序仿真不会增加额外的延时，更加准确。

2、用quartus设计框图时出现错误,错误信息如下:

Error: Can't place 117 pins with LVTTL I/O standard because Fitter has only 85 such free pins available for general purpose I/O placement

Error: Can't place pins due to device constraints

Error: Can't fit design in device

Error: Quartus II Fitter was unsuccessful. 3 errors, 0 warnings

Error: Quartus II Full Compilation was unsuccessful. 3 errors, 0 warnings

这个问题我也碰到过，不到10分钟就解决了。

解决方法：

在你开发的时候，你在给芯片指定管脚的时候， 可能因为某些原因删除了一些管脚， 而你在ALL PIN列表中却没有删除，当你继续分配的时候，虽然你实际用到的管脚不到85， 但是你曾经分配的管脚已经有117个了。 所以解决方法很简单，就是在ALL PIN列表中删除未用管脚。

感觉这是QuartsII的一个小bug。

Error: Can't place 98 pins with 3.3-V LVTTL I/O standard because Fitter has only 80 such free pins available for general purpose I/O placement。

提示信息表明错误： 不能够放置98个3.3LVTTL I?O标准电平引脚，因为Fitter只能有80个空余的引脚用来作为GPIO。 请检查你的工程管理的器件，不能满足你的应用，得更换更多引脚或更高性能的芯片。

---