执行菜单【File】-【Open Project…】命令,在quartus中打开一个设计项目
2/10
执行菜单【Tools】-【Megawizard Plug-In Manager…】命令,打开Megawizard Plug-In Manager设置向导
3/10
这里我们是添加一个全新的宏模块,所以选择【Creat a new custom megafunction variation】,点击【next】按钮
4/10
右上方会显示你所用的芯片系列,在左侧树形列表里选择你需要的宏模块,这里选择【Memory Compiler】-【FIFO】先进先出模块,选择所要生成的语言和FIFO模块的存储路径及文件名,点击【next】按钮
5/10
How wide should the FIFO be?后填写你建立的FIFO位宽多少,How deep should the fifo be?后填写你的FIFO深度,也就是能装多少个数据,下一步【next】
6/10
一般情况下,FIFO输出我们只选择数据q[#:0]和empty就可以了,所以去掉empty以为所有项目前的对勾,下一步【next】
7/10
这一步可以默认设置不变,下一步【next】
8/10
一般情况下在page 6 of 8 中选择【Yes(best speed)】,下一步【next】,page7 of 8默认不变,下一步【next】
9/10
宏模块向导最后一步,这里会显示向导生成的所有文件名,及其描述,一般情况下默认即可,点击【finis】保存并退出向导
两者都是altera所谓的CPLD器件。MAX7000是传统血统的CPLD,内部结构是基于乘积项,也就是与或阵列结构。
E2PROM工艺。
至于MAXii是在MAX基础上发展而来,虽然它被altera标为cpld可是它可使实实在在基于LUT结构的,之所以把它归类到CPLD,使因为它基于flash工艺而不是传统fpja的SRAM工艺,配置不需要外置芯片,上电瞬时接通,看起来它在特性上更像CPLD。
MAX7000是高成本CPLD,规模大比较大。
而MAXII属于小成本低容量解决方案CPLD。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)