allegro16.3很有可能没有那个功能,16.6版本一定有!
在ICC中输出门级网表,记得 write_verilog 的时候加 -pg 选项,并且在 write_verilog 之前加 hdl verilog -hierachy ,使得生成的网表层次关系正确。
使用 V2LVS 命令将门级网表转换成SPICE网表, V2LVS 要加 -i 的选项,使得生成的网表PIN符合SPICE规范。生成后的网表最好去掉最前面的“ .include... ”,把SPICE网表库直接拷贝添加到刚生成的SPICE网表中去,这样在第3步中进行导入的时候,reference library可以直接写PDK的管子模型库。
将第2步产生的Spice网表在Cadence中用 CDL import 的方式导入,导入后,给顶层模块创建完Symbol,就可以调用其搭建testbench然后在Analog Enviroment中使用 Spectre/Ultrasim 进行仿真了。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)