这个verilog程序的问题怎么解决?

这个verilog程序的问题怎么解决?,第1张

调用错误,举个例子给你

pmos p1(c,pwr,b)不能这样写。

pmos p1(.c (c),

.pwr(pwr),

.b(b)

) 前面要加点,前面的字母是调用程序的端口,括号里面的字母是本程序使用的端口

proteus中添加vcc和vdd可以通过在软件左边的工具条中,找到并点端子按钮。

点击后右边栏中的POWRE就是VCC,GROUND就是。

proteus中放置电源后,可以选择vcc,vcc/vdd,gnd。

Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件。它不仅具有其它EDA工具软件的仿真功能,还能仿真单片机及外围器件。

它是比较好的仿真单片机及外围器件的工具。虽然国内推广刚起步,但已受到单片机爱好者、从事单片机教学的教师、致力于单片机开发应用的科技工作者的青睐。

Proteus是英国著名的EDA工具(仿真软件),从原理图布图、代码调试到单片机与外围电路协同仿真,一键切换到PCB设计,真正实现了从概念到产品的完整设计。

是世界上唯一将电路仿真软件、PCB设计软件和虚拟模型仿真软件三合一的设计平台,其处理器模型支持8051、HC11、PIC10/12/16/18/24/30/DSPIC33、AVR、ARM、8086和MSP430等。

2010年又增加了Cortex和DSP系列处理器,并持续增加其他系列处理器模型。在编译方面,它也支持IAR、Keil和MATLAB等多种编译器

首先,你这个波形显示的是什么进制的数(根据我对你设计的理解应该是16进制),可以的话请将Second展开给我看看。

目前来说我还没发现是什么原因导致在记到8'h25之后出错(因为这并不是什么边界),或者说只是显示的问题,同样请将Second展开后截图

这里我说下在你设计中找到的几点问题:

1、你的进位设计存在问题,若counter10计到4'h9,而下一拍EN为低,但你的counter6的EN = Second[3:0]==4'h9则是为高的,只是你的EN和nCR都是Vdd才刚好回避了这个问题,但对于单个模块来说是不对的。

2、不知道你是不是有意的,你做的这个实际上并不是一个一般认知的60计数器,而是一个在16进制下,显示为10进制的60计数器。你这个计数器除了拿来看,还有计完60产生一个进位以外并没有其它用途,因为Second实际上并不是连续变化的,不能用这个值来进行直接的数学运算


欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/bake/11646236.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2023-05-17
下一篇 2023-05-17

发表评论

登录后才能评论

评论列表(0条)

保存