哪位好心的大侠教我如何编写fpga中具体项目的时序约束文件SDC吗？

quartus的SDC约束就跟xilinx的ucf约束文件一样，如果SDC资料较少的话，可以看看UCF。

主要用途一般是：

一从输入端口到寄存器：

二寄存器到寄存器 通过设定时钟频率方式进行约束

三寄存器到输出

四创建时钟约束命令

五时钟延迟约束

六时钟抖动约束

七输入和输出延迟约束

八不关心数据传递路径和多拍路径

quartus II 全编译出现严重警告按以下方式解决：

首先看命令 derive_clock_uncertainty 的帮助，再根据自己的问题在*.sdc文件中加入

set_clock_uncertainty  -setup -rise_from Clock -rise_to Clock 0.150

set_clock_uncertainty  -hold -rise_from Clock -rise_to Clock 0.150

保存，重新编译。严重警告就消失了。

---