怎么将ise与modelsim联合

产生ISE仿真库文件，开始-》所有程序-》Xilinx ISE Design Suits ->ISE Desin Tools ->Tools->Simulation Library Compilation Wizard

选择你需要的版本，本版本选择modelsim SE，选语言，支持的FPGA芯片，库的类型等

点击生成，这个过程可能需要10多分钟的时间。

待库生成完毕后，这个时候回到你的ISE的安装目录下就会看见一个Modelsim.ini的文件

（提示在Modelsim的安装目录下也是有的哦）

把这个在ISE的安装目录下的Modelsim.ini打开，把阴影部分的内容拷贝至你安装好的Modelsim下的modelsim.ini文件中去（注意：要先改一下Modelsim下的这个文件的属性——去掉只读属性）具体见下面几页的PPT

1.打开ISE Project Navigator

2.Edit-》Preference

在d出的窗口中进行图示的设置

在XC6VLX240T上进行右击-》Design Properties

这个时候的仿真器选择Modelsim-SE verilog

便可以在ISE中调用modelsim进行仿真了。

由于Modelsim的******不能被licensing wizard识别，造成在ISE中自动调用

modelsim simulator时会出现错误：your system date apperas to set back.

而无法启动modelsim，因此考虑将ISE的文件手动导入到modelsim

中进行仿真。

步骤：

在这之前，需要在modelsim中编译一次Xilinx的库。根据各位前辈的做法，简

单而有效的步骤是：

1、首先将modelsim.ini文件只读模式去掉，存档前面打对勾。

2、在您安装ise的目录下，进入到bin\nt目录下，例如e:\ise6\bin\nt，确认有

compxlib这个程序

3、在cmd中运行compxlib -s mti_se -f all -l all -o e:\modeltech_6.0\xilinx_libs

就可以了，

e:\modeltech_6.0

是我安装modelsim的目录，您可以作相应的更改。参数

也可以按照您的要求作相应的更改。

这样就可以了。

需要注意的是，千万记住ise和modelsim

的安装目录都不要出现空格，最好是直接安装在根目录下。

所有软件版本为ISE6.2i＆Modelsim SE6.1f

在ISE中创建的源文件有两种：

（1）hdl文本文件。verilog module文件的后缀为.v，vhdl module文件的后缀

为.vhdl。这两种文件都是modelsim可以识别的。

（2）原理图（schematic）文件。图形文件不能被modelsim

识别，因此，对于这类文件，需要转换成文本文件。具体方法是：

选中该文件，运行design entry utilities下的

view VHDL Functional model, 生成后缀为.vhf的文件。

testbench类文件也有两种

（1）使用New Source向导创建的test bench waveform

文件，后缀为.tbw.同时还会自动创建一个同名的vhdl testbench文件，

后缀为.vhw，可以被modelsim识别。

（2）hdl语言编写的testbench。verilog语言创建的testbench称为

Verilog test fixture，后缀为.tf。

vhdl创建的testbench后缀为.vhd。

搞清楚了各种文件的关联＆文件类型，接下来就可以在modelsim

中直接创建新的project，然后将设计文件夹中的

.v .vhdl .vhf .vhf .tf .vhd 文件都加入到project中，下面就可以

compile，simulate了！

---