virtuoso添加新库 tool-library editor-edit-add library 找到需要的库添加即可 新加入库也需要版定才能使用 注意:新的库要放在虚拟机里(如DOCUMENT中)。
virtuoso模拟版图,p管有两个栅如下:1.创建版图
layout-lay XL-create new(在tool-library manager 中打开版图)
2.原理图器件调入版图
connectivity-generate-select from source
3.显示版图
shift+f(ctrl +f 则只有丝印)
4.显示连线关系
option-display-nets
5.连线
按p开始连线,按回车终止连线
6.添加过孔
create-via然后选择哪一层到哪一层的过孔
7.guardring
对于NMOS为(via)M1-PSUB(或者cont-PSUB)
对于PMOS为(via)M1-NWELL(或者cont-NWELL)
半包围即可。
1.实现功能
在科研时,在做virtuoso版图设计时,需要对版图进行DRC校验。
2.实现方法
第一步:打开Cadence virtuoso的版图界面,执行菜单栏命令【Calibre】的【Run DRC】
第二步:会让我们选择DRC设置,这里,如果我们之前做过DRC仿真则可以调用之前做的DRCset,如果没有,则需要选择【Cancel】
第三步:选择第一个【Rules】,然后点击右边的【...】
第四步:选择该工艺文件中,选择对应的DRC校验文件,然后点击OK。
第五步:选择完毕后,界面如下所示
第六步:另外【Inputs】中这个地方必须要勾选。
第七步:然后点击【Run DRC】。
第八步:如果做过DRC校验,则会让你选择是否覆盖之前的结果,点击OK。
第九步:稍等片刻
第十步:仿真结束
第十一步:DRC校验结果,对比工艺手册的rules对版图进行修改,然后再进行DRC校验。
第十二步:将DRC窗口关闭
第十三步:选择保存设置文件,以供下次使用。
第十四步:保存自己想保存的位置,并命名。
第十五步:点击OK。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)