Vivado生成edf网表

步骤：

1.将对应模块设置为top；

2.综合策略中flatten_hierarchy设置为full，打平层次；

3.综合策略中More Options设置为 -mode out_of_context，防止插入I/O Buffer

4.进行综合，进入综合后界面；

5.在tcl Console命令行输入 write_verilog -mode synth_stub your_path/module_name.v

6.如果不包含xilinx 官方ip，在tcl Console命令行输入 write_edif your_path/module_name.edf

如果包含xilinx 官方ip，在tcl Console命令行输入 write_edif -security_mode all your_path/module_name.edf

7.将生成的module_name.v和module_name.edf添加到工程中，就可以使用网表文件了。

注意事项：

1.步骤567中“your_path”要替换为自己的存储路径，“module_name”要替换为自己的模块名。

2.在调试过程中，发现若生成的edf网表中包含PLL ip core，则对应的ip的时序约束会失效，建议在edf中不要使用PLL ip，可以将PLL放到网表外面；

3.在生成edf文件前，若无针对edf文件的特殊约束，请将xdc文件disable，否则可能导致约束冲突；

步骤一：

在工程中，将需要封装的模块（包括子模块）设置为顶层模块，例如top为工程的顶层模块，top调用了A和B，B又调用了C和D，需要将B模块以及下面的模块整体加密，也就是封装为网表，那么需要将B设置为顶层模块。

步骤二：设置综合条件

1、在Flatten hierarchy选择为full。

2、在more options中输入-mode out_of_context

步骤三：综合

在工程中运行综合步骤，在综合完成后，打开综合。

步骤四：生成edf

这里和quartus不一样，这里需要通过输入脚本的方式生成。

假设网表文件中没有调用IP，那么输入如下指令：

write_edif F:/FPGA/abc.edf

如果调用了IP，输入如下指令：

write_edif -security_mode all F:/FPGA/abc.edf

步骤五：生成调用v文件

假设vivado的版本在2017.4以前，输入如下指令：

write_verilog -mode port F:/FPGA/abc_stub.v

2018.1以后：

write_verilog -mode synth_stub F:/FPGA/abc_stub.v

Debug分为3个阶段：

1. 探测信号：在设计中标志想要查看的信号

2. 布局布线：给包含了debug IP的设计布局布线

3. 分析：上板看信号

一 探测信号

探测信号有2种方法一种是直接在HDL源代码中用（*mark_debug = “true”*）标识出要探测的信号 另一种是 在综合过后的网表文件中添加标志。

1 .在HDL源代码中添加标志

然后点击open Synthesized Design

然后点击Tools->Set Up Debug

点击 Next

点击Add/Remove Nets

点击find会出来所有信号。如果需要添加debug的信号，从左边框中选择所需信号，点击按 钮加到右边来。如果需要去除不需要的debug信号，从右边框中选择所需信号，点击按钮就 去除了。选好信号之后，在右下角点击Ok按钮。

在此框中为所有debug信号选择时钟域，选择debug信号，右键选择Select Clock Domain。注意每一个时钟域对应一个单独的ILA 2.0core。

在此框中选择所需时钟，点击ok

点击next

然后继续下面的Implement 流程

点击Save保存修改后的工程

后面像以前一样等工程跑结束。

2.在网表文件中添加标志

网表文件添加标志，第一步也是打开综合后设计。如下图所示

第二步是打开debug窗口

Open synthesized Design之后，有2种方法来标志debug信号

(1) 第一种方法是在Netlist窗口中选择信号，右键点击Mark Debug

(2) 第二种方法是在Tools中选择Setup Debug 推荐使用此方法

然后和前面一样继续跑工程。

二 上板调试

上板的时候选择Open hardware session ,然后Open a new hardware target

选择next

选择next

选择Next

选择FPGA来配置文件

注意移到另一台电脑看debug信号时，必须将debug_nets.ltx 文件和bit文件一起移过去。如下图红框所示

如果需要设置触发条件，选择Windows –>Debug Probes

---