时序逻辑电路和组合逻辑电路区别

组合逻辑电路与时序逻辑电路的区别体现在输入输出关系、有无存储（记忆）单元、结构特点上。组合逻辑电路的特点是输入的变化直接反映了输出的变化，其输出的状态仅取决于输入的当前的状态，与输入、输出的原始状态无关，而时序电路是一种输出不仅与当前的输入有关，而且与其输出状态的原始状态有关。

具体区别：

1、输入输出关系

组合逻辑电路是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。时序逻辑电路是不仅仅取决于当前的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

2、有无存储（记忆）单元

组合逻辑电路没有存储记忆，时序逻辑电路却包含了存储记忆。

3、结构特点

组合逻辑电路只是包含了电路，但是时序逻辑电路包含了组合逻辑电路+存储电路，输出状态必须反馈到组合电路的输入端，与输入信号共同决定组合逻辑的输出。

扩展资料：