嵌入式被动组件的试做与量产

如果现在就要着手将整合性被动组件嵌入电路板内，哪些事项必须注意？目前又有何等材料与制程可供选择？

一、嵌入式被动组件

      利用有机板材制作嵌入式被动组件（EmbeddedPassives;EP）的时代即将到来，虽然此一边趋势目前并非燃眉之急，但市场的走向却势在必行。落实嵌入式被动组件可能遭遇到的许多困难，诸如设计软件之阙如、供应链之欠缺、成本效益之莫测、最佳制程之未卜、良率与公差的争变议、以及交易模式的特特决，等诸多大环境的尚待成熟，业界均已知之甚详。不过对其来龙去脉若欲更深入之通盘了解者，则还需更多的篇幅方得以窥其堂奥。本文是从某PCB业者欲跨足EP之观点而着笔，进而就其现有的筹码与可供抉择的项目，做一番完整而深入的探讨。

二、新技术新思维

       现今典型电子消费品所追寻的目标，是欲将数量达百万以上、数值从1Ω到1MΩ的电阻器；以及从1PF至少到1um的电容器等被动组件做一番整合。至于电感器（Inductor）而言，则一般电子机器中所需者，不但用量廖廖可数少之又少，而且可能整合的最大数值也只有几百个Nh(nano-Henry)而已。加以电感器的整合并不涉及何种新制程，只需将现有的金属化互边技术稍事修改即可。事实上电感器在设计方面的挑战，要比生产制造方面的难题为复杂棘手，是故本文暂不列入电感器的技术分析。

        对于有心跨足嵌入式电阻器（EP）领域的业者而言，首要工作是在种类颇多的嵌入式电阻器（ER）与电容器中，缩小其选择范围，并研发出一系列稳定可行的生产制程。其量产的进行可从第三方以包产式（turnkey）购买技术，或由研发工程师依据参考文献所述，自行修改本身设备与流程而成。总之，无论出自何种构思，务必皆应遵循“愈普通愈好”的最高量产原则。

      若就EP的量产而言，任何复杂工法皆为不切实际之举。反之，必须尽可能地研发出单纯且成熟的流程，才能符合实际情况所需。各种期刊论文中，虽曾刊载过许多尚可为之的做法，但在生产线具体化之前，仍须仰赖研发工程师的努力，才得以确认其可行性。本文将概括性地论述当今之技状况，因此，读者们可谨慎的选择其可取之处。

      新闻发的EP究竟需要哪些效能规格呢？就电阻器而言，其电阻值在1Ω—1MΩ的工作范围中，只需动用到100Ω/□与10，000Ω/□等两种方块电阻材料即可，而且其串连数量也不超过100个方块。至于100枚长宽为5mil方块电阻器所形成的“线路”，无论是采用何种材料去制作，比起脚压面积为70mil见方的SMT电阻器而言，嵌入者的性能将毫不逊色。不过却可能因散热问题的棘手，而非制程能力之受限，使得ER的成品尺寸无法再形减缩。

      目前业界另方面所遭遇的困境，是嵌入式电容器的尺寸也很难再小了。在此首先就介质材料的背景做一简单论述。介质材料主要区分为中介电质（paraelectrics）与强介电质（ferroelectrics）两种，中介电质者包含SiO2、Al2O3、Ta2O5、、以及常用的聚合物等。中介电质之K值通常只处于25至50之间，但其介质常数（DK）却较不受到频率、电压、温度、及时间等因素所干扰。至于强介质者则已有BaTIO3、PbxZr1-xTIO3、BaxSr1-xTIO3等。强介电质之K值通常较中介电质高约1000倍以上，但相对地其介质常数却会因频率、电压、以及温度等变数而每况愈下。举例来说，在高频（1GHz）的工作环境中，以强介电质材料所制成的电容器，其电容量的损失程度，甚至可能会高达原本电容量的四分之一。然而，以中介电质材料制成的嵌入者，则几乎全无变化。事实上，温度对中介电质之介质常数可谓毫无影响力。对于某些采用强介电质材料，对公差要求严格的应用者，如射频滤波器（RFfilter）、交流直流转换器（A/Dconverter）、正时（TIming）装置等元件而言，不稳定的Dk 乃是一项严重的隐忧。至于某些公差要求较宽松的场合，如终端处理（terminating）、解耦合（decoupling）、及其他储能用的电容器等，其DK的些微变化，就如同小痛小伤般无伤大雅。但若想要在有机板材中加入含有强介电质的材料时，目前最困难的技术瓶颈，是该等强介电质必须在氧气环境中以500-700 ℃的高温将之彻底熔化，如此之结晶型态方能符合高DK的需求，因而只能在板外先行烧制然后再置于板内了。

      嵌入式电容器（EC）的厂商，总是希望能够尽量提升其产品之比电容（SpecificCapacitance,即单位电容量nF/cm2）,以提供设计工程师更多元化的选择。但实际上，与有机板材一并生产之介质材料所制成的电容器，其成品尺寸都将变得很大，并选超过现有尺寸之表面贴装者。电容值超过100Nf以上的电容器，贴焊者尚能够符合0402级的SMT封装规范，因为此类SMT者是以三度空间折叠方式进行的持装体。然而，若将此种电容器平铺展开关于电路板内时，则所占板面积将会相当可观，此即EC落实过程中所遭遇的最大技术难题之一。由于EC乃是埋藏在电路板之内者，当然不会与IC元件竞争板面之空地，但若欲增加电路板的层数以便纳入额外的埋阻埋容时，其制造成本势必上扬，以致价格优势也必然为之荡然无存。

       图1显示各种不同介质材料所欲呈现应有的电容值时，其正方形EP所应具有的边长。图中X轴是整个电容器的总电容值，而非单位电容值；Y值则表示正方形介质材料的所需边长（单位为mil）。因为EP是依据其面积而决定其电容量，故在对数（log）座标图上，电容值与边长会呈现余率为1/2的直线。某些具代表性与特定厚度之介质材料。其对应的数据即可由中查知。至于其他已知介质常数和厚度的材料，也可藉由图1的现成模式，以内插法推敲出电容器所需的尺寸。图中四条水平虚线则分别代表四种常见的表面贴装电容器，当其等之间距为10mil时，说明各种介质所呈现的电容值。为求对照起见，也刻意将表面贴装电容器全都被转换成为正方形，因此图中Y轴之单位名称“SquarePlateWidth”，即为正方形电容器的平均边长。

       常规电阻器的制作，须用到雷射加工以进行数值的精修，目前市场上已有专用设备负责这项工作。就原理而言电容器也同样地须进行数据的调整，但截至目前为止，市场上仍尚未出现专门针对电容器调修的设备。最后还须在产品可靠度，以及品保检验等方面，投注大量心力于其等试验认证。且因EP已成为PCB的一部分，是故必须按照后者既有的规范去进行各项试验。但由于电路板是由不计其数的板材、金属、及EP所组成，因而当进行失效机理（Failure Mechanism）分析时，将会面临到极多的未知情况，目前已在焊点方面展开工作。

三、非真空制程

       截至目前为止，到底有哪些制程可提供选择？如果对PCB之压合、铜箔、电镀、湿制程蚀刻、或其他非真空制程仍然情有独钟时，则电阻器最好采用夹有镍磷合金属的基材板去制作。至于陶瓷厚膜预烧法，或厚膜印制（PTF）等工法均已商品化了。其中Ｎip夹心的基材板蚀刻法，最大电阻值约只200Ω/□而已，因此若想以此种材质制作电阻值高于20KΩ电阻器时，其成品尺寸将难以避免地增大许多。倘欲另加一些非金属物质以增加其电阻值时，则其电阻温度系数（TCR）又将变化很大而不再是0，因而造成的反效果也会不小。有鉴于此，师法自低温共烧陶瓷（LTCC）之技术者也途径之一。该法系将陶瓷材料之硼化铝（LaB6）先行涂布成像，并烧结在铜箔的粗糙面，随即以其电阻器图形面反压在内层板上，然后再蚀刻出铜线与单独的电阻器，整体制程就算初步告成。目前已有厂商宣称有能力制造电阻值高达10000Ω/□的平面电阻器（Sheet Resistor）,倘其如此，则业者就能将所有用得到的电阻值，制作在合理面积的电阻器内了。另外，聚合物厚膜（PTF）亦可成为ER的理想制作材质，在不致遭受时间、温度、及湿度等外在因素干扰下，PTF式电阻器将会展现出十分优异的电阻值（最高可达107Ω/□），且高品价格实惠，并适合全加成法之制程。纵然造成PTF式电阻器无法广泛应用的原因皆已明了，但由于上述因素实在太过基本面，反而使问题变得相当棘手。导致此类电阻器，中能局限于公差要求较为宽松的场合，如变阻器（rheostat）、终端处理（termination）、电流阀(currentlimiting)等应用

       就电容器而言，倘无真空之协助，则元件本身的电容值将很低，致使其用途十分狭隘。而最直截了当的解决办法，便是将一片聚合物材料置于两面三刀金属薄层之间进行压合，或者干脆以现有的绝缘材料取而代之，但其产品之单位电容值却极低。以一张1mil厚的FR4基材为例，其所产生之电容值大约只有0.150Nf/cm2,但目前手机板上所使用的电容器,平均要到达10nF之电容值!幸好此种方法尚可扩大到整张电路板,而成为内藏公用的电容.另一个优点是电容器亦可构成于电源层与接地层之间,因此讯号传播时所衍生的杂讯将可降低许多,也就是提供了所谓的“解耦合(decoupling)”功能。此类电容器也可供全板于低频领域之解耦合用途，而使得整张电路板之低频杂讯得以减少，但却无法取代高频IC附近所罗列的解耦合电容器。电实上若欲减少高频领域的杂讯时，则其电容器就必须在有限体积内具备极大的电容量，才能应付晶片之所需。

        在致力增加单位电容方面，截至目前为止，已有同家制造商尝试将强介质之粉末掺杂在聚合物中，然而其成效却颇令人失望。举例来说，如果将介质常数为10，000的钛酸钡粉末，与DK只有5的环氧树脂，以重量百分比95：5的比例均匀混合在一起，其混合物的DK竟然还不到50，使得此种做法只能施展于低电容的领域。若再将已掺入强介质粉末之环氧树脂，制成厚度只有1/4mil的极其薄膜时，的能产生的电容值了仅只10nF/cm2而已。对于IC附近密集排列做为解耦合用的电容器类，欲以埋容取而代之者，则仍然是杯水车薪无济于事，不过却可在低电容的场合寥胜于无。此等复合材料的DK，也常因频率、电压、温度、时间等因素的同理用于电容器之钛酸钡（BaTiO3）薄膜，也可预先使之烧结在铜箔粗面上，且所能提供的电容值亦相当优异（可高达5010nF/cm2）。

四、抽真空做法

        至于青睐真空制程的厂商们，半导体常见的溅镀（sputtering）、乾式蚀刻、化学气相层积法（CVD）、有机金属化学气相层积法（MOCVD）、以及薄膜蒸镀法等，皆可列为被选。目前技术导向已从前端制程的努力，而逐渐落实到后端制程的应用，并也开始了多元化的选择，对于电容器的受益则显较电阻器更为广泛。薄膜电阻器的材料，例如一试辨真伪的TaNx与矽化铬（CrSi），也如同镍磷合金所遇到的问题般，其电阻器成品之最高电阻值不足200Ω/m2，同样受限于用途之不广。更有甚者，目前可用的薄膜电阻材料中，尚无可达10,000Ω/□等级的适合物质。这些材料起码必备的条件有：电阻温度系数（TCR）要低、公差要小、阻值稳定性要好，且不受时间之老化等。但除此之外，尚有几种颇具卖相的候选材料，亦可供研发人员做更进一步地研究。

       简言之，由于薄膜介质逐渐成为市场主流，致使电容器之单位电容值也提升不少。采金属氧化物所制成之溅镀薄膜，虽然膜厚可能只有几百埃（Angstrom）的微薄，但其能提供的电容量却或高出100 nF/cm2，并具有稳定的介质常数（DK），以及客户们所能接受的损失正切（DF）。除了对储能用的大型电容器尚束手无策外，目前藉由此种金属薄膜，已能进一步整合成为小尺寸接近距贴装式的解耦合电容器。不过问题却出自此种电容器的厚度实在太过单薄，致使制程中容易受到外力伤害。目前，嵌入电路板内之金属薄膜电容器虽已问世，但其靠度规范却仍未建议，故其真正的实用价值如何仍然浑沌难明。

五、全盘接受或彻底否定？

       目前EP的制造技术确实已在市场上崭露头角，从几项可靠度测试过关的不进展，到全制程式已婚近成熟的大成就，样样都有。且在皆成为业者们跃跃欲试的对象，当然还端视目的何在与能耐多少而定。随着时间的进展中，某些有潜力的点子迟早会成为最产化的商品。

       某些现有制程式所生产的电阻器与电阻器，虽已经涵盖业界产品的全程规格，但彼等难道就不想进一步地整合而更为物美价廉吗？当然实情并非如此，至少就某几个特例而言，整合式散装元件的确有其实质效用，解耦合便是此一论点之最佳例证。由于不断问市的高效能微处理器（CPU），需要处理的讯号量不断增加，讯号速度也更持续加快，致使传统表面贴装之电容器，不管是否做了何种密宗的加持功夫，降低不该有的电感而改善品质者，事实上仍然力不从心无法负担如此沉重的解耦合工作。必须采用薄层之结构且尽量逼近IC者，才不至一再扼腕顿足。许多射频模组所需的上限电容量并不高，因而还可利用聚合物的压合法而得以嵌入。此外，传输线之终端处理，通常需要的电阻值及电容值都不高，且其公差范围也不至太过严苛，只要误差不超过10%便可无往不利了。

六、全新商机的出现

       最近原笔者曾与某PCB知名原物料供应商的数位高阶主管会面，因其等欲在EP的市场中拓展业务。然而，若供应商仅能提供某些原物料，却未能协助客户获取更多保障时，则能够争取到业务的机会亦将十分渺茫。是故对客户产品的构造与性质，以及相关制造技术等，均需深入了解。换言之，必须先得完成垂直整合，尽快学习上下游相关的制造技术，与解决疑难的专来知识，才算得上是生意成功的全新包票。即使具备了PCB的全制程能力，业者还需从最普通的板子开始做起。难然这板子必须额外纳入许多复杂元件在结构之内，但却不能影响到原有的流程。也就是说不宜额外招募员工、购置设备、也应避免对尚未形成气候的市场，大肆拓展不成熟的业务等。

       回首过往表面贴装元件的发展沿革，可知其等也是经历长久的摸索与研究，才有今日之成就。因此，嵌入式被动元件之整合，应该也不至违背前人之发展模式。即使现阶段尚不打算投入市场竞争的业者，但当大势所趋时，本文所阐述各项即将浮现的议题，有识者应不宜置身事外。