D-6436主要针对于高达6.4Gbps速度的芯片调试和量产测试而设计,其通道数量密度和相对的成本优势都领先于业界的同类产品。D-6408支持优化的芯片特征参数分析和新产品验证。
该芯片采用了SERDES(并串串并转换)-per-pin架构,从而能支持那些现存的或即将出现的总线协议如PCI Express, XAUI, FB-DIMM, PCIe 2以及总线测试中的不确定性 *** 作。每个选件有36对差分通道,其中4对能配置为源同步时钟。它还有一个128Mb深度的捕获存储器,能在多时域条件下使用。每个管脚都支持嵌入时钟,源同步时钟前送或测试仪同步模式来真正模拟芯片的运行模式。
据介绍,D-6408能提供6.4Gbps下的完全产分输出和输入。依靠专利的sequencer-per-pin时序灵活性,各个管脚之间的边沿放置精度能达到±20 ps,还能提供无可比拟的时钟前向源同步模式和传统的并行总线测试能力,从而支持下一代的HyperTransport 和PCIe总线。依靠PBI(基于协议的仪器)选件,通过其自动的位锁定和时钟跟踪性能,D-6408还能提供良好的并串串并转换能力。
此外,D-6408能提供极好的精度和可重复性,因而能快速可靠地应用于新产品的特征参数分析。D-6408与prober/handler的接口简单易用,因而它能为量产测试提供先进的数据采集能力,协助工艺控制的数据统计。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)