新思科技3DIC Compiler通过三星多裸晶芯片集成流程认证,助力2.5D和3D IC设计

新思科技3DIC Compiler通过三星多裸晶芯片集成流程认证,助力2.5D和3D IC设计,第1张

  双方共同客户可获得“从初步规划到签核” 3DIC完整解决方案,应对数千亿晶体管的复杂性

  加利福尼亚州山景城2021年12月8日 /美通社/ --

  要点:

  统一的3DIC平台可系统级地驱动PPA优化

  新思科技三星晶圆厂(以下简称为“三星”)着力提升先进节点和多裸晶芯片封装的创新和效率,满足HPC、AI、汽车和5G等应用的大量需求

  新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布,其集成了2.5D和3D多裸晶芯片封装协同设计和分析技术3DIC Compiler平台已通过三星多裸晶芯片集成(MDI™)流程认证,以助力面向高性能计算、AI和5G等计算密集型应用SoC的创新。基于此,双方共同客户能够通过统一的3DIC设计平台高效管理复杂的2.5D和3D设计,支持数千亿晶体管设计,并达成更佳PPA目标和扩展性能。

  三星电子晶圆厂设计技术团队副总裁Sangyun Kim表示:“新思科技和三星正共同努力,通过从早期到系统全面实现和签核的分析,简化多裸晶芯片设计优化的方式。基于新思科技3DIC Compiler平台进行芯片和先进封装协同设计和分析,再一次证明了我们的密切合作能够为客户提供先进生产力解决方案,协助他们缩短周转时间并降低成本。”

  多裸晶芯片集成是指将多个裸晶芯片堆叠并集成在单个封装中,以满足在PPA、功能性、外形尺寸和成本方面的系统要求。在这种模式下,终端产品可模块化灵活组合,将不同的技术混合和匹配成解决方案,以满足不同的市场细分或需求。3DIC Compiler是一套完整的端到端解决方案,可实现高效的多裸晶芯片设计和全系统集成。它建立在高度集成的新思科技Fusion Design Platform™的通用、可扩展的数据模型之上,支持多裸晶芯片的协同设计和分析,为3D可视化、设计早期探索、规划、具体实现、设计分析和签核提供统一无缝集成的环境。

  新思科技芯片实现事业部总经理Shankar Krishnamoorthy表示:“传统的3D IC设计流程分离繁琐且需要反复迭代,实现多裸晶芯片集成需要多个工具和流程,因此限制了工程效率。为满足我们客户对更高效率、更大扩展能力的需求,我们在3DIC Compiler上进行开创性创新,提供开发到签核的3D硅实现一体化平台,进一步提升了新思科技在此领域的领先地位。 三星和新思科技密切合作,实现3DIC Compiler在MDI流程的验证,为我们的共同客户提供经过流片验证的成熟平台,以优化其创新多裸晶芯片设计并加速产品上市。”

  3DIC Compiler平台集成了StarRC™和PrimeTIme®黄金签核解决方案,氪为多裸晶芯片提取寄生参数及静态时序分析 (STA);采用Ansys® RedHawk™-SC和HFSS技术进行电迁移/电压降(EMIR)分析、信号完整性/电源完整性 (SI/PI) 分析及热分析;内置PrimeSim™ ConTInuum用以电路仿真,并集成了IC Validator™用以设计规则检查 (DRC) 、电路布局验证(LVS) ;同时还包含了新思科技TestMAX™ 支持IEEE1838多裸晶芯片测试设计标准的DFT 解决方案。

  3DIC Compiler作为新思科技Fusion Design Platform的一部分,与Fusion Compiler™结合使用可扩展实现多裸晶芯片RTL-to-GDSII的协同优化。此外,该解决方案还提供DesignWare® FoundaTIon、112G USR/XSR Die-to-Die和HBM2/2E/3 IP、SiliconMAX™ In-Chip Monitoring and Sensing IP,并支持集成光电技术。 更广泛的解决方案可通过新思科技VerificaTIon Continuum®平台提供硬件和软件协同验证、功率分析和系统物理原型设计。3DIC Compiler平台和更广泛的芯片实现产品组合都是新思科技Silicon to Software™战略的一部分,旨在助力开发面向未来的半导体和软件产品。

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2425899.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-02
下一篇 2022-08-02

发表评论

登录后才能评论

评论列表(0条)

保存