设计复杂度攀升需要新的EDA工具来应对
通信领域的相关应用将是2010年最值得期待的市场。由于这一市场中大多数产品都是手持设备,它将推动低功率设计以及高级工艺(例如65/45纳米及以下)等技术的发展。
对于大多数公司来说,价格方面的竞争一直十分激烈,这就迫使众多设计方案被转移到高级技术节点上。而高级技术节点所引入的复杂度就只能由新的EDA工具来解决,例如:多角多模布局布线,或为保证可制造性设计(DFM)规则兼容性而进行的光刻友好设计规则检查。
除了价格竞争,设计者还需要在不影响项目进度的前提下在设计中提供尽可能丰富的功能。这就带来了采用诸如OVM与System Verilog等新的功能验证方法的需求。为了缩短验证周期,仿真器也已经成为标准工具,从而可以加快设计阶段的SoC验证,基于编写测试平台验证的系统级交互测试和芯片制造前的软件验证。
另一个引起广泛关注的领域是ESL设计方法,因为在这一领域能够利用C级合成方法实现突破性的进展,从而找到优化的算法。EDA厂商将要面临的挑战之一就是如何帮助设计者充分利用这些最新的设计方法和工具,从而能够专注于解决自身的问题,而不是花费大量时间来适应EDA工具本身,然后将其应用在已有的设计流程当中。
调查结果显示,Mentor Graphics拥有排名第一的EDA产品。尤其是在关键市场领域,比如:低功率设计的关键ESL,65/45纳米及以下等高级技术节点设计的关键物理验证和分辨率增强技术(RET)/ DFM。凭借Veloce仿真加速合并集成Questa的OVM与System Verilog,Mentor Graphics已经成为功能验证领域的领导者。我们的策略是继续专注致力于排名第一或第二的产品,这样我们就可以继续为设计者提供最好的工具,帮助他们应对今后更加具有挑战性的项目。除了提供最好的工具,我们也充分认识到为使用这些工具的客户提供优质本地技术支持的重要性,这就是为什么我们一直以来都将客户支持列为工作的首要重点,而且我们出色的技术支持能力和态度还赢得了五星服务嘉奖。依靠优秀的产品和优秀的人员,我们相信Mentor Graphics一定能够帮助我们的客户积极应对今后的设计挑战并获得成功。
彭启煌
亚太区总裁
Mentor Graphics
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)