ZYNQ PS + PL异构多核案例开发手册之1axi_gpio_led_demo案例

本文主要介绍ZYNQ PS + PL异构多核案例的使用说明，适用开发环境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。

axi_TImer_pwm_demo案例

1 案例功能

案例功能：PS端通过AXI4-Lite总线发送命令至PL端AXI TImer IP核，IP核再根据命令通过PWM方式控制评估底板PL端LED5的状态。

 

　　1.1 *** 作说明

　　1.2.1 基于裸机测试

　　加载PS端裸机程序、PL端程序后，即可看到评估底板的LED5每隔0.5s亮灭一次。

　　1.2.2 基于Linux测试

　　将本案例的动态设备树镜像文件pl.dtbo和PL端.bin格式可执行文件复制到“/lib/firmware/”目录下，并将PL端可执行文件重命名为system_wrapper.bin，然后执行如下命令加载设备树文件和PL端可执行文件。

　　Target# mount -t configfs configfs /configfs

　　Target# mkdir /configfs/device-tree/overlays/full

　　Target# echo pl.dtbo 》 /configfs/device-tree/overlays/full/path

　　

　　​

　　图 4

　　由上图可知PL端实现的GPIO控制器为905。

　　请执行如下命令，配置GPIO为输出模式。

　　Target# ls /sys/class/gpio/

　　Target# echo 905 》 /sys/class/gpio/export

　　Target# echo out 》 /sys/class/gpio/gpio905/direcTIon

　　

　　​

　　图 5

　　执行如下命令，即可控制评估底板LED5的亮灭。

　　Target# echo 1 》 /sys/class/gpio/gpio905/value

　　Target# echo 0 》 /sys/class/gpio/gpio905/value

　　

　　​

　　图 6

　　1.1 Vivado工程说明

　　进入BLOCK DESIGN开发界面，双击IP核框图，可查看IP核的具体配置信息。

　　　　

　　图 7

　　点击BLOCK DESIGN开发界面下的“Address Editor”选项，可查看IP核分配的地址为0x41200000，PS端可通过该地址对IP核进行控制。

　　

　　图 8

　　1.2 IP核配置

　　AXI GPIO IP核开发文档为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg144-axi-gpio.pdf》。根据文档，通过寄存器GPIO_TRI可将GPIO配置为输入/输出模式；通过寄存器GPIO_DATA可将GPIO配置为高/低电平，以及可读取GPIO的电平状态。

　　

　　图 10

　　

　　图 11

　　创龙科技基于TL6678ZH-EVM评估板提供CameraLink、SDI、HDMI、PAL的测试案例，客户仅需要专注上层应用开发。

如需获取案例源码、TL6678ZH-EVM评估板或其他产品详细资料，欢迎留言或者私聊！