MAXQ构架上闪存和SRAM存储器的分配

MAXQ架构是一种基于标准Harvard结构、功能强大的单周期RISC微控制器，程序和数据存储总线相互独立。这种组织形式要求每个存储器具有专用总线(图1)，所以可同时读取指令和 *** 作数。由于不存在单条数据总线的冲突问题，MAXQ指令的执行时间仅需要单个周期。

图1. Harvard结构

每个MAXQ器件采用以下存储器类型：

闪存

SRAM

固定用途ROM

MAXQ器件也可从闪存、固定用途ROM或SRAM执行程序代码。从某个存储器段执行程序代码时，其它两个存储器段可作为数据存储器(更多详细信息，请参阅从闪存执行程序和执行固定用途ROM函数部分)。这是因为程序和数据存储器总线不能同时存取同一存储器段。

有人可能认为采用Harvard结构的MAXQ微控制器也不能在非易失闪存中储存数据。然而，MAXQ器件内嵌固定用途ROM函数，允许读、写非易失闪存数据。

从闪存执行程序

MAXQ器件中，从闪存执行应用程序时，数据存储器为SRAM (读和写)和固定用途ROM (只读)。从闪存执行代码时，数据存储器映射请参见表1，存储器映射参见图2。

SRAM数据存储器在存储器映射中位于地址0x0000至0x07FF (字节寻址模式下)或地址0x0000至0x03FF (字寻址模式下)。

固定用途ROM在存储器映射中位于地址0x8000至0x9FFFh (字节模式)或地址0x8000至0x8FFF (字寻址模式下)。

表1. 从闪存执行应用代码时的数据存储器映射 Addressing Mode SRAM UTIlity ROM Start Address End Address Start Address End Address Byte Mode 0x0000 0x07FF 0x8000 0x9FFF Word Mode 0x0000 0x03FF 0x8000 0x8FFF

图2. 从闪存执行应用代码时的存储器映射