如何使用Freeze技术实现低功耗设计

　　低功耗设计的实现是我们关注的焦点，现代企业越来越注重低功耗。因为，低功耗往往能为器件带来更好的性能。在前文中，小编对FPGA低功耗设计有所阐述。为增进大家对低功耗的认识，本文将对基于Freeze技术的低功耗设计予以介绍。如果你对低功耗设计具有兴趣，不妨继续往下阅读哦。

　　由于更严格的功耗限制、规范和标准要求，系统设计师现在比什么时候都关注功耗问题。对于下一代的设计，功耗预算通常得到稳定的控制，或者降低，但却增加了更多的特性和处理能力需求。通常，尽管产品特性和性能需求不断增加，功耗预算还是很紧张，功能和性能的增加与降低功耗的目的是相矛盾的。摩尔定律效应缩小了工艺的尺寸加大了功耗问题，而且由于高的晶体管泄漏增加了静态功耗。

　　如数码相机、无线手持设备、智能电话和多媒体播放器这些电池供电应用的增长，推动了对低功耗半导体器件的需求。这种需求的爆发性增长加之对节能的不断提高的要求，特别是与电池寿命相关的节能要求，导致对低功耗半导体技术的全球性需求。其结果是，半导体设计师开始研究如何在不增加系统的功率条件下，不断地提高性能、降低成本并延长电池的寿命。

　　需要低功耗的半导体技术的应用可以是电池供电的电器、具有可靠性考虑的热敏感应用，或者具有严格功率预算以及冷却方法受限的交流电供电应用。需要低功耗解决方案的应用包括从便携式电子产品到工业测试和测量设备，以及可移动的医疗电子设备和汽车应用以及军用和航空应用。

　　对于这些应用，可以使系统快速进入和退出低功耗模式，最终获得最低的功耗和很长的系统空闲时间。其它的考虑包括设计安全性、原型建立、外形尺寸、设计复用以及现场可升级能力。

　　传统上，专用集成电路（ASIC）和复杂的可编程逻辑器件（CPLD）解决了便携式市场的需求。然而，当今某些低功耗应用中所使用的CPLD开始失去其魅力，这主要因为对更高端特性的需求增加、需要额外的逻辑以及相对较高成本导致。由于产品面市时间更长，并且在满足不断变化的标准以及后期的设计修改上缺乏足够的灵活性，使用ASIC的风险变得更高，常常对于某些便携式应用来说并不适用，这些应用的市场动态改变导致更倾向于采用低功耗的PLD和FPGA。

　　这样一来，随着终端产品寿命缩短、竞争加剧以及产品上市时间对产品的成功有极大的影响，可编程的半导体平台成为首先的解决方案。使用可编程解决方案是最容易的，且最快上市、获利的。然而，这些可编程平台还应该满足所有其它的设计要求，例如成本、功能和性能、尺寸、安全性，以及必然的功率问题。市场研究公司iSuppli预测，20亿美元的ASIC市场可能有3亿美元的分额转移到低功耗现场可编程门阵列（FPGA）解决方案。

　　可编程、全功能的FPGA，例如基于闪存的Actel IGLOO系列能满足便携式应用市场的短产品寿命周期和激烈的竞争问题。这些器件能满足便携式应用设计需求，例如以ASIC水平的单位成本实现最高的设计安全性、小的产品尺寸、上电即用（LAPU）、短的产品上市时间，使之成为ASIC和CPLD最具吸引力的替代产品。可编程单芯片系列的静态功耗仅仅5？W，与其最接近的竞争产品相比较，静态功耗降低4倍，与领先的可编程逻辑器件相比，便携式应用可以实现超过5倍的电池寿命，为低功耗设定了新的标杆。

　　为实现这样的低功耗，同时保持FPGA内容，该系列采用了Flash*Freeze技术，允许器件进入和退出超低功耗模式。

　　Flash*Freeze技术允许用户让所有连接到该器件的电源、I/O和时钟处于正常的工作状态。当器件进入Flash*Freeze模式时，器件将自动地关断时钟以及到FPGA内核的输入;当器件退出Flash*Freeze模式时，所有的活动都将恢复，数据得到保留。这种低功耗特性加之可编程特性、单芯片、单电压和小的尺寸，使得IGLOO器件最适合便携式电子产品。

　　通过很多种方法来进行设计以使可用功率最大化，可以使用其它的低功耗模式。低功耗激活功能（静态空闲）允许器件在系统中通过保持I/O、SRAM和寄存器以及逻辑功能的条件下，完全正常执行功能的同时，保持超低的功耗。这样就允许器件根据外部输入来管理系统功耗（即扫描键盘激励），而功耗最低。或者，在睡眠模式下，在FPGA内核电压关断时，更大的设备可以实现最大的功耗节省。这种基于闪存的解决方案的上电可用的独特特性，可以使系统从睡眠模式下快速地唤醒。

　　而且，像数码相机、智能手机和MP3播放器这样的手持设备通常都采用高端的嵌入式处理器。这些嵌入式处理器需要与一种或几种常用的存储接口一起工作，例如IDE、CE-ATA、SDIO或CF。因此，迫切需要有效的存储器接口管理，将处理器负责的这些任务卸载到低功耗的可编程FPGA上。这些器件可以很容易地管理VLIO或AMBA总线与不同类的存储器之间的接口。