扩大嵌入式领域势力范围，FPGA厂商积极备战

扩大嵌入式领域势力范围，FPGA厂商积极备战

随着经济情势与市场环境的改变，历经长足发展的可编程逻辑组件(PLD)正凭借着成熟的技术将触角深入量产型的消费及嵌入式市场，并以更加经济的开发成本持续抢占传统ASIC/ASSP市场。

“ASIC/ASSP的商业模式愈来愈难以为继，”爱特(Actel)公司应用工程师陈冠志指出。巨额的芯片制造成本是首先面临的关卡。“300mm晶圆厂的成本以惊人的速度增长，在45nm节点约需30亿美元；而到了32nm节点，估计会达到100亿美元。”

另一方面，全球市场的动荡情况，也对既有ASIC/ASSP的开发及投片带来了巨大压力。“平均每个设计要花费5,000万~1亿美元，”陈冠志说。然而，目前却缺乏规模超过数十亿美元的细分市场来支持这些巨额投资，而这往往导致业者无法获得足够的投资报酬率。

这就是芯片产业的现况。但在PLD业者眼中，这却是他们发挥长处的绝佳时机。

包括Altera、Actel，最近都宣布了强化针对嵌入式市场的产品线及支持能力。

以供应军用级FPGA起家的Actel，再度强调其特有的Flash FPGA架构，表示在成本更低、更快上市、灵活性更高等可编程组件特有的优势以外，Flash FPGA可为各种嵌入式应用带来更高的效能与安全性，特别是针对医疗监控、保全等要求高度时效性(TIme criTIcal)的应用。

Actel希望以Flash FPGA更低耗电与更高安全性等固有优势，抢占目前SRAM FPGA市场。陈冠志表示，“传统SRAM FPGA结构复杂且占面积，由于它必须用电容充放电，因此静态耗电问题很严重。而我们的FPGA采用Flash单元，不必用电容做充放电，因没有漏电路径，也就没有静态功耗问题。”

陈冠志强调，Actel的Flash FPGA本身的结构很难被中子或带电粒子击穿，因此安全性远比SRAM高。基本上，它对于可能为芯片和系统带来重大损失的软错误(soft error)和韧体错误(firm error)等幅射效应免疫。

同时，SRAM“在制程微缩过程中很容易由于追求更低的电压，导致软错误和韧体错误更常发生，”他指出。另一方面，闸极尺寸的持续缩减也导致电容不断减小，相对使芯片更容易受软及韧体错误的影响。而Flash FPGA则免除了这些问题。

Altera最近则进一步扩大40nm的StraTIx IV E FPGA密度范围，达820K逻辑单元(LE)，主要用于支持更大容量的ASIC原型开发和模拟，以及固网、无线、军事、计算机和储存等应用。

“除了高密度FPGA，我们的Nios II软处理器也已全面支持Linux，”Altera资深市场工程师王冬刚表示。此外，稍早前，Altera也结合了Wind River、茂纶、艾睿(ARROW)、友晶(terasIC)、史宾纳科技(Spinel Technology)等合作伙伴，共同展示了运用其FPGA在工控、自动化、通讯甚至机器人领域的实际应用范例。

例如，茂纶运用StraTIx II/III FPGA开发出一系列研发实验板，可随验证逻辑容量需求，让用户自行增加FPGA逻辑验证模块，也能直接更换高容量FPGA，无须更换平台。艾睿和 Altera及美国国家半导体合作，运用Cyclone III FPGA和Nios II软处理器开发出了MotionFire马达控制开发平台，目标是运用成熟且低成本的FPGA产品特性，快速进行马达控制与工业通讯开发和相关测试等工作，适用领域包含了各种工业、汽车、医疗、仪表和消费性电子产品。