如何阻止天线效应破坏您的电路

集成电路 （IC） 的制造方式存在一个核心问题，除非布局设计师仔细管理，否则可能会在制造过程中破坏电路。

IC 是使用迭代构建过程制造的；许多不同材料层沉积在硅基板上，以创建电路的器件和导线。该过程的每次迭代都会沉积一层薄薄的新材料，然后通过掩模和蚀刻去除多余的材料，留下所需的图案。在大多数现代工艺中，蚀刻是通过等离子蚀刻工艺完成的。

硅晶片保持在接近真空的环境中，然后将气态蚀刻剂（通常是氟化合物）引入腔室。通过用射频辐射激发原子，气体被激发并变成等离子体。等离子体会产生“自由基”，这是一种缺少价电子的高活性化合物。真空室还包含电极；接地电极连接到被蚀刻的晶片。在电极之间施加交变电势，离子流将自由基推向晶片表面。自由基与表面材料反应并将其蚀刻掉。

图 1等离子蚀刻促进了高度定向的工艺。资料来源：脉冲

与湿法蚀刻相比，等离子蚀刻的一个主要优点是能够获得高度定向（各向异性）的蚀刻工艺。可以在晶圆表面蚀刻具有近乎垂直侧面的深沟槽，从而创造出现代 IC 令人难以置信的精细结构。

等离子蚀刻的问题在于，它会在 IC 的器件构建过程中对其进行破坏。在等离子体中形成的离子将电荷转移到被蚀刻的晶片上。随着电路层的建立，在某些情况下，长金属轨道仅连接到 MOSFET 的栅极。这些长轨道收集来自等离子体的电荷，这些电荷无法通过栅极氧化层“逃逸”到衬底。氧化层通常只有几个分子厚，如果积累了足够多的电荷，薄氧化层就会分解、损坏甚至完全破坏 MOSFET。

图 2 IC 中的电荷积累导致天线效应。资料来源：脉冲

这种电荷积累通常被误导地称为天线效应。在模拟设计中，我们不仅担心由于天线效应导致器件完全失效，还担心其对器件匹配的影响。如果其中一个设备在制造过程中受到轻微损坏，则电流镜和差分对中精心匹配的设备可能会不平衡。

IC 上的每个连接都将一个器件的扩散触点连接到另一个器件的栅极。实际上，多个扩散触点通常连接到多个栅极，但问题仍然存在。在制造过程中，如果部分金属布线连接到栅极，而不是扩散触点，则这种“浮动”金属会从等离子体收集电荷。天线效应的制造规则通常表示为浮置金属面积——电荷收集面积——与栅极面积的比值。较大的电荷收集区将允许在栅极上收集更多的电荷，从而更容易击穿氧化物。

为防止天线效应破坏您的电路，您需要降低浮置金属/栅极面积比或让电荷以安全的方式消散到地面，以免其积聚并造成损坏。

为了降低浮动金属/栅极面积比，版图设计者必须改变布线，使每个连接的最高部分靠近栅极。这将意味着在浮动金属区域变得太大之前与扩散触点完全连接。有时，这可以通过在最高金属层上完成与栅极的连接来自然完成，有时需要在连接中添加跳线。

图 3跳线断开靠近栅极的长走线以减少电荷积累。资料来源：脉冲

跳线打破了靠近栅极的长轨道，将制造过程中积累的电荷减少到安全极限以下。跨接器的构造使得长轨道仅在它也连接到扩散触点后才连接到栅极，然后允许电荷通过扩散扩散到基板上。跳线可用于有效控制天线问题，但由于在布局中添加了大量额外的过孔和小块导线，从而使布线变得复杂。

图 4替代解决方案使用靠近栅极的反向连接二极管来安全地耗散电荷。资料来源：脉冲

另一种解决方案是在栅极附近放置一个反向连接的二极管。二极管并没有减少天线效应，而是允许电荷在制造过程中安全地消散到基板上。为方便起见，一些晶体管 PCell 可以选择为布局中的每个栅极添加一个二极管。二极管是防止天线效应损坏的一种非常有效的方法，但将二极管插入电路的缺点是它们会增加额外的电容，从而影响电路性能并增加面积。

与模拟布局的许多方面一样，没有控制天线效应的“正确方法”。布局设计师必须在每种情况下权衡利弊。

在 1996 年作为 Zuken Redac 的软件工程师开始了他的 EDA 职业生涯后，Mark Waller于 2000 年共同创立了 Pulsic，并担任研发副总裁超过 15 年。在高中物理教师职业生涯中断后，Waller 现在回到 Pulsic 并领导 Animate 产品线的用户支持。

编辑：hfy