引言
DS24B33是DS2433的替代产品,采用更新的半导体技术。总的来说,DS24B33与DS2433引脚兼容,可直接代替DS2433;两个器件均具有1-Wire接口和4Kb EEPROM,EEPROM划分为16页,每页32字节。然而,新一代半导体技术使得器件在性能、特性以及工作条件等方面出现一些不可避免的变化。性能、特性变化不一定会对使用DS24B33的现有设计造成不利影响。本文详细讨论了这些变化的影响,帮助设计者评估这些变化是否对现有设计造成障碍。本文分析了参数变化,并给出了修改现有设计的建议。
性能和特性变化
-
读 *** 作低电平持续时间
说明:该参数规定了主控器件在一个读时隙开始时必须将1-Wire拉低的持续时间。该持续时间必须足够长,直到1-Wire从器件以逻辑0响应总线,将总线拉低。
摘自DS2433数据资料SYMBOL CONDITIONS MIN TYP MAX UNITS NOTES tLOWR Standard speed1 15 µs 8 Overdrive speed 1 2 注8: 主控器件发出的低电平脉冲持续时间至少为1µs ,最大值应尽可能小,使上拉电阻能够在1-Wire器件采样之前(写1时间)或在主控器件采样之前(读1时间)接管总线。
摘自DS24B33数据资料SYMBOL CONDITIONS MIN TYP MAX UNITS NOTES tRL Standard speed5 15-δ µs 2, 17 Overdrive speed 1 2-δ 注2: 系统要求。 注17: δ表示上拉电路将IO电压从VIL上拉至总线主控制器输入高电平门限所需要的时间。主控制器将总线拉低的实际最大持续时间为tRLMAX + tF。
影响:标准速度下,为改进网络性能在1-Wire前端增加了低通滤波,这也增大了响应时间,但不影响最大指标限值。为保证数学计算正确,引入了“δ”代表上限,与实际应用的上升时间有关。注意,网络性能的改进也影响了“写1”时低电平持续时间(分别为tLOW1和tW1L)的最小值,DS24B33的最小值为5µs,DS2433为1µs。通常情况下,主控制器以“写1”时隙相同的方式产生读数据时隙。因此,更新固件满足DS24B33的tRL要求即为以正确方式更新“写1”时隙的定时。
措施:验证1-Wire主控满足DS24B33要求。如果不满足下限,主控器件可能在从器件拉低总线之前停止拉低总线,从而在1-Wire信号线上产生尖峰脉冲。在多个从器件的网络中,尖峰脉冲会导致其它从器件失去与主控器件的同步。如果是单点网络,这种潜在的尖峰脉冲不太可能影响通信。
-
恢复时间
说明:该参数规定1-Wire从器件恢复其寄生电源并准备好下一 *** 作(时隙或复位/在线检测过程)时隙之间的最小空闲时间(高电平时间)。持续时间必须足以补充前一 *** 作消耗的能量,并为下一 *** 作积累能量。由于复位/在线检测过程大于一个时隙,寄生电源必须充满电,以便器件产生满足定时指标的应答脉冲。恢复时间会影响有效的1-Wire数据速率,数据速率为1/tSLOT。注意,DS2433数据资料的时隙定义不包括恢复时间。
摘自DS2433数据资料SYMBOL CONDITIONS MIN TYP MAX UNITS NOTES tREC Standard speed1 µs Overdrive speed 1
摘自DS24B33数据资料SYMBOL CONDITIONS MIN TYP MAX UNITS NOTES tREC Standard speed5 µs 2, 13 Overdrive speed 2 VPUP ≥ 4.5V 1 Directly prior to reset pulse ≤ 640µs 5 Directly prior to reset pulse > 640µs 10 注2: 系统要求。 注13: 1-Wire总线挂接单个DS24B33。
影响:DS2433数据资料未说明参数测试条件。如果应用中的恢复时间太短,写0时隙会造成1-Wire从器件 *** 作“断电”,并与主器件失去同步。电源电压不足时,可能不满足与从器件相关的时序指标(即不是系统要求的指标),导致工作不可靠。
措施:验证1-Wire主控满足DS24B33要求。注意,数据资料中要求提供一个最大2.2kΩ的上拉电阻,且为单个从器件网络。对于多个从器件的网络,恢复时间更长。如果应用中的上拉电阻大于2.2kΩ,请更换电阻。请参见本文上拉电阻部分的推荐值。更多指南,请参见应用笔记3829:“确定多从机1-Wire®网络的恢复时间”。
欢迎分享,转载请注明来源:内存溢出
评论列表(0条)