EDA工具依赖国外，是否存在安全风险？

　　说到CPU、SoC想必很多人不会陌生，但如果提到EDA工具，可能很多人就从未听说过了。其实，EDA工具在芯片设计中发挥着巨大的作用，甚至可以说，如果没有EDA工具，超大规模集成电路设计就几乎是一件不可能完成的任务。那么，什么是EDA工具？中国在EDA工具上和国外差距有多大？在EDA工具上完全受制于人会存在安全风险么？

　　什么是EDA工具

　　EDA工具是电子设计自动化（Electronic Design AutomaTIon）的简称，是从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。利用EDA工具，工程师将芯片的电路设计、性能分析、设计出IC版图的整个过程交由计算机自动处理完成。

　　由于上世纪六十七年代，集成电路的复杂程度相对偏低，这使得工程师可以依靠手工完成集成电路的设计、布线等工作。但随着集成电路越来越复杂，完全依赖手工越来越不切实际，工程师们只好开始尝试将设计过程自动化，在1980年卡弗尔米德和琳康维发表的论文《超大规模集成电路系统导论》提出了通过编程语言来进行芯片设计的新思想，加上集成电路逻辑仿真、功能验证的工具的日益成熟，使得工程师们可以设计出集成度更高且更加复杂的芯片。

　　1986年，硬件描述语言Verilog问世，Verilog语言是现在最流行的高级抽象设计语言。1987年，VHDL在美国国防部的资助下问世。这些硬件描述语言的问世助推了集成电路设计水平的提升。随后，根据这些语言规范产生的各种仿真系统迅速被推出，这使得设计人员可对设计的芯片进行直接仿真。随着技术的进步，设计项目可以在构建实际硬件电路之前进行仿真，芯片布线布局对人工设计的要求和出错率也不断降低。

　　时至今日，尽管所用的语言和工具仍然不断在发展，但是通过编程语言来设计、验证电路预期行为，利用工具软件综合得到低抽象级物理设计的这种途径，仍然是数字集成电路设计的基础。一位从事CPU设计的工程师表示，“在没有EDA工具之前，搞电路要靠人手工，对于大规模集成电路有上亿晶体管的设计用手工简直是不可为的。可以说有了EDA工具，才有了超大规模集成电路设计的可能”。

　　中国EDA工具完全依赖国外

　　中国半导体行业协会IC设计分会理事长、清华大学微电子所所长魏少军曾表示，“我们要改变以往那种使用先进工艺就代表是先进水平的错误认识，Intel用0.13微米工艺能作出 2GHz而我们要用45nm才能实现，这就是差距。快速提升我们自己的IC基础设计能力迫在眉睫，这是改变目前中国IC设计业严重依赖EDA工具和制造工艺才能实现芯片性能提升的根本途径，而依赖并滥用IP则导致了中国SoC设计的同质化”。

　　清华大学微电子所所长魏少军提到的“依赖并滥用IP则导致了中国SoC设计的同质化”指的是国内众多IC设计公司大多依赖于ARM的IP授权开发SoC，由于都是购买ARM的Cortex A53、A72、A73等产品，同质化是必然的。“中国IC设计业严重依赖EDA工具和制造工艺才能实现芯片性能提升的根本途径”指的是很多中国国产 SoC/CPU性能的提升严重依赖于购买更好的EDA工具和采用更好的制造工艺。对于依赖更好的制造工艺和严重依赖国外IP，因不属于本文范围不做讨论，重点说下中国在EDA工具上完全依赖国外产品。

　　EDA软件方面早已形成了三巨头——Synopsys、Cadence、Mentor。 Synopsys是EDA三巨头之首。国内从事EDA软件开发的华大九天和这三家现在不是一个数量级的。诚然，华大九天也想在某些点工具上做些突破，但就整体技术实力而言几乎像蚍蜉撼树——目前，国内根本没有深亚微米的EDA成体系的设计平台。正是因为国内从事EDA工具开发的公司在Synopsys、 Cadence、Mentor面前实力过于悬殊，国内IC设计公司几乎100%采用国外EDA工具。而且在相当长的一段时间里，看不到缩小和 Synopsys、Cadence、Mentor技术差距的可能性。

　　为何在EDA工具上追赶这么难

　　开发出性能优越的EDA工具，一方面要有良好的算法，另一方面需要和工艺相结合。虽然在算法方面有可能取得一定的技术突破，但EDA设计的后端工具要和工艺相结合，但国内自主工艺很少有深亚微米的工艺，大多是 180nm和130nm。虽然中芯国际有40nm，而且宣称有28nm，但可能没有量产过，或者量产的都是小芯片。目前中芯国际最先进的工艺线都是引进的，还签署一定限制条款。正如国家要发展必然离不开完善的基础建设，这是发展的基础，EDA工具的研发进步就需要国内自主研发的制造工艺做基础，由于没有自主研发的先进制造工艺，所以和工艺结合的那部分就根本不可能取得技术突破。

　　那如果有了自主研发的先进工艺，就能够开发出良好的EDA 工具了么？事情没这么简单。即便有了自主研发的先进工艺，撇开工艺结合，光在算法技术上和国外三巨头的差距也很远。而且算法和工艺相结合很难，需要非常高深的数学理论，这是目前国内很难做到的。另外，技术发展也离不开商业因素，在国外三巨头占有统治地位的情况下，全球市场早已被国外产品占据，因此，就国产 EDA工具而言，目前还看不到赶超西方的可能性。

　　依赖国外EDA工具是否存在风险

　　既然如此，完全依赖于国外EDA工具是否存在商业上风险呢？其实，对于这点，国内没有必要过于忧虑，由于不能明说的原因，对于国内IC设计公司而言，并不怕国外进行制裁。

　　也许又有人会问：如果Synopsys、Cadence、Mentor在EDA工具里埋地雷，而国内IC设计公司恰恰用这些被埋雷的EDA工具设计芯片，那么芯片的安全性还有保障么？对于这个课题，其实有专门针对设计和版图的安全性的研究，打比方说，如果是DC工具在你的设计里埋个雷，人肉检查是搞不定的，因此，有专门做硬件木马检测技术的研究。不过，这些研究目前还处在低级阶段，只能和目前现存木马匹配，存在很大限制。

　　总而言之，就产业发展的现状而言，国产EDA工具和Synopsys、Cadence、Mentor的产品差距过于悬殊，而且看不到赶超西方的希望，国内IC设计公司基本在使用国外EDA工具。虽然在商业化上不存在被卡脖子的可能性，但采用国外EDA工具设计国产芯片而产生的安全风险却是不可不提防的。