基于MCF51QE128微控制器GPIO模块实现高速外部总线_技术

外部总线接口大都出现在功能和价格较高的高端微处理器中。但是，微控制器也会遇到需要外扩外部总线设备的情况，笔者在某项目中需要使用MCF51QE128(以下简称“QE128”)微控制器连接外部Flash存储测试数据，存取速度要求较高，因此无法使用串行接口的存储器，只能使用具有地址线和数据线的Flash存储器。

QE128是Freescale半导体公司推出的Flexis系列的首款产品，具有25 MHz的总线速度和多种外设模块；还有一个特点是，其内部包含了与其他微控制器不同的快速GPIO模块。

1 设计思路

使用微控制器中通用I／O模块模拟实现外部总线接口是一个比较好的方法，但目前微控制器中GPIO模块一般仅包含8个I／O口，而大容量的存储芯片一般的地址总线和数据总线都是16位或者更高位数的。这种情况下需要使用2个GPIO端口组合才能模拟，速度不高。

QE128微控制器中的快速GPIO模块(RGPIO)是一个比较特殊的模块。该模块直接与处理器的32位内部总线连接，支持字节、字和双字的访问，支持单周期、零等待的数据传输。这种特性与普通的GPIO有较大区别。区别的根本原因在于普通的GPIO模块都是与微控制器内部的从设备总线连接的。

实现的关键在于，如何使一个RGPIO模块既可以作为地址总线使用，又可以作为数据总线使用。通过对总线的分析，所有的数据通信都由主设备发起，然后发送地址信号，最后发送数据或接收总线数据，这种 *** 作是有先后顺序的。基于这种分析，将RGPIO模块分时复用便可解决此问题。

使用QE128快速GPIO实现外部总线接口的设计示意图如图1所示。

RGPIO模块的16个引脚连接外部设备的地址总线和数据总线(此处需要注意)，各信号线的含义如表1所列。其中的GPIO表示微处理器中方向可以为输出的通用输入／输出引脚。需要注意的是，RGPIO模块的16个引脚是与两个通用I／O模块PORTC和PORTE复用的，所以在原理图设计时，用作控制信号的GPIO引脚应选择PORTC和PORTE端口之外的GPIO。另外，如果RGPIO需要内部上拉，则需要设置PORTC和PORFE的内部上拉寄存器。这一点在软件设计中的外部总线接口初始化函数Exb_Init中有体现。

2 硬件连接实例

以Atmel公司的单电压存储器AT49LV1024A为例。AT49LV1024A存储容量为128 KB(64K×16位)，工作电压为3.3 V，可以直接与QE128连接。AT49LV1024A的地址线和数据线宽度均为16位，控制信号包括芯片使能信号CE、输出使能信号OE和写使能信号WE。

图2为QE128与AT491LV1024A的硬件连接实例。在本实例中，锁存器使用的是2片TI公司的8路D型锁存器74HC373.2片74HC373的锁存使能LE(Latch Enable)引脚相连，通过QE128的TE信号控制来选择地址总线和数据总线。

地址／数据信号外的其他控制信号使用GPIO控制。本实例中使用PTF端口的4个引脚。

3 软件设计

RGPIO模块常用的寄存器共有以下6个：数据方向寄存器RGPIO_DIR、数据寄存器RGPIO_DATA、引脚使能寄存器RGPIO_ENB、数据位清零寄存器RGPIO_CLR、数据位置位寄存器RGPIO_SET和数据位翻转寄存器RGPIO_TOG。6个寄存器均为16位寄存器。其中前面3个寄存器是其他的GPIO口都具有的，后面3个寄存器是RGPIO模块比较有特色的地方。这3个寄存器与数据寄存器RGPIO_DATA的每一位是对应的，将RGPIO_CLR中某一位置为0，则相应RGPIO_DATA的对应位就会清零。类似的，将RGPIO_SET或RGPIO_TOG的某一位置1，则会将RGPIO_DATA对应位置1或反转。相对于普通MCU中的读取数据至累加器→置位→写入寄存器的 *** 作。RGPIO可以减少 *** 作的时间，具体比较详见QE128参考手册中RGPIO一章。

了解底层寄存器后，笔者对外部总线接口实现的底层函数做了通用性的封装，共包括3个函数：外部总线接口初始化函数void Exb_Init(void)；外部总线写函数void Exb_QueuedWrite(word*pAddr，word*pData，bytenTransfer)；外部总线读函数void Exb_QueuedRead(word*pAddr，word*pData，byte nTransfer)。Exb_QueuedWrite函数进行nTransfer次写 *** 作，将数据数组中的数据写入地址数组中的地址。Exb_QueuedRead函数进行nTransfer次读 *** 作，将地址数组中地址对应的数据读出放人数据数组中。其中Exb_Init函数代码如下：