基于太空级Virtex FPGA建立高灵活性的可扩展架构

目前，天基电子系统开发人员面临的压力越来越大，在项目日程安排越来越紧张且预算一再削减的情况下，他们却需要提供更高的系统性能。然而，天基系统具有一套独特而严格的尺寸、重量和功耗（SWAl？）限制，这对于设计人员来说无疑是一个棘手的问题。

为达到事半功倍的效果，各大公司纷纷采用FPGA等商用成品（COTS）器件。从SWAP限制、成本与工作效率方面来说，可重构的FPGA所固有的灵活性为天基系统的开发人员提供了巨大的帮助。

充分利用现有工程设计与预算资源的一种方式是创建能部署到多个太空任务中的灵活的有效负载。SEAKR工程公司采用可重构的赛灵思Virtex FPGA创建了灵活的高性能计算平台作为各种天基系统的核心。使用该可重构的汁算（RCC）方法，可在多个太空任务的SWAP、成本与时间限制范围内实现高要求的性能目标。最引人注目的例子包括：SEAKR为美国雷神公司（Raytheon）的先进反应战术效能军用成像光谱仪（Artemis）开发的板载处理器、可编程太空收发器以及目前尚在开发过程中的可编程太空IP调制解调器和猎户座视觉处理器。

应用独立处理器的架构

AIP系统架构的核心是一块可重构的计算机板卡，其上包括3个Virtex-4 FPGA，如图2所示。SEAKR对目前可用的组件进行了调研，结果表明Virtex FPGA是惟一能达到性能目标并具有航天飞行特性要求的设备。针对要求最苛刻的应用，赛灵思提供了Virtex-4QV太空级设备。这些太空级FPGA 采用了与商用级FPGA相同的架构，但经过特殊处理和筛选以达到Q类与V类要求。

ViHex-4 FPGA通过与顺序处理器协调工作，可充当协处理器以加速关键处理密集型任务的进展。三重FPGA板的架构具有高度的灵活性，可满足不同任务的独特需求。例如，在抗SEE技术中使用3个FPGA，可满足该技术对组件级冗余性的要求；多个设备间共享一个大型协处理器并使用环形总线通过LVDS接口连接3个 FPGA，可实现设备间的高速通信。采用扩展的6U外形，板卡上将有2个连接器用于板卡间通信：一个用于CompactPCI背板，另一个用于高速串行网络。

每个FPGA都可直接访问RCC板上的专用高速存储器以及支持通过高速夹层卡进行扩展与定制的连接器。使用此架构，可以利用特定I/O、存储器、模拟电路甚至附加逻辑来扩展RCC板的功能。特定应用中的抗SEE辐射架构的组件夹层卡，通过3个连接器与RCC板连接起来，每个连接器可提供170 LVDS I/O。

将特定任务的功能模块移动到夹层卡，可以在多种独特应用中使用相同的基于FPGA的处理卡。该通用架构有助于降低项目风险、减少成本并缩短时间。

FPGA中的抗辐射效应

基于SRAM的配置电路在受到辐射时极易发生翻转，因此在太空中飞行的基于FPGA的可重构系统需要给予特别考虑，以确保其在高辐射环境中可靠运行。首先要考虑组件的选择。除了工业和军事温度级选项外，赛灵思还提供V级Virtex-4与Virtex-5 FPGA，这些FPGA经过特殊处理，可以防止因辐射而导致的闭锁现象，保证总剂量辐射效应下的性能。这些器件还能经受中子和质子i七束的进一步锤炼，可靠地预测出特定轨道上单粒子翻转（SEU）及单粒子功能中断的频率。此数据可指导工程师选择适用于应用与轨道的抗翻转方案。

可重构FPGA的抗翻转功能一般需要组合使用硬件三重冗余与配置存储器清除。硬件三重冗余包括三重关键电路，即使在某一组件发生辐射引发的翻转后也能确保连续运行。此外，它还增加了一个表决电路，该电路将来自3个逻辑分支的、信号进行比较并拒绝因翻转而产生的无效信号。

设计人员可从一系列方案中进行选择，以满足系统性能与可用性要求。其中一种方法是使用冗余FPGA与一个抗辐射的外部表决电路。另一种方法是设备级抗辐射，即在一个FPGA中配置三重关键任务逻辑并使用相关联的表决电路。传统上，工程师手动实现三模冗余（TMR）设计方法。现在，赛灵思提供了专门的设计工具，可在FPGA内自动实现，FMR。选择抗辐射方案时，会受到一些因素的影响，比如目标电路的尺寸、选定轨道中的辐射级别及电路的运行时间要求等。

存储器清除的基本概念是比累计翻转次数更频繁地重写配置存储器。设计人员可从一系列存储器清除方法中进行选择，以适应不同的翻转频率与运行时间要求。最简单的方法就是将完整比特流重新加载到配置存储器中。该方法开销低，但要求电路至少在1个配置周期内保持不工作。对于在运行时间方面要求更严格、翻转率更高或同时存在这2种情况的应用，还可采用更高级的方法。例如充分利用VirtexFPGA的部分重构功能，包括检测存储器翻转然后只重构存储器阵列的选定子集的电路。

AIP应用现状

AIP架构已成功应用于4个不同的太空任务。通过组合使用基于FPGA的RCC板与灵活的夹层卡，工程师可以快速构建各种处理与通信系统并实施适合每次太空任务独特要求的抗辐射方案。

第一个采用AlP的真实产品是先进的反应战术效能军用成像光谱仪Artemis，该设备将在计划于2009年第2季度发射的TacSat-3卫星上运行。Artemis旨在提供战场情景意识，它利用卫星收集的数据执行先进的影像处理，然后通过窄带下行链路将这些影像传送给现场的士兵。工程师意识到，需要采用RCC方案才能满足太空船对尺寸、重量和功耗的要求：大小为7.8×11.41×10英寸；重量为18英磅；功耗为40W（硬限制为50W）。

Artemis系统中，2个Virtex-4 FPGA负责执行传感器数据采集与校准等预处理功能，，基于Micro-BlazeTM软处理器内核的嵌入式处理系统可协调存储器访问与处理器调整，而 PowerPC单板计算机用于实现影像生成与目标提示。图1显示了Artemis系统架构。

由于影像数据路径不是关键任务型，所以配置存储器清除为Artemis提供了合适的抗辐射功能。设计人员无需采取3个逻辑或冗余设备就能够满足可用性要求。不仅如此，还可以使用商用级FPGA来构建闪存；每个比特流都配置FPGA以处理特定波形和频率。这样，系统将能够使用最少的硬件数来支持多种波形，如表1所示。

高度灵活的RCC板为初始系统开发前期带来了诸多优势。请求与接收一系列频隙之间的延迟时间可能超过一年。使用可重构的硬件，设计人员能够在接收到这些频隙之前着手开发，从而降低了系统成本。2个Virtex-4 FPGA共享影像处理工作负荷，而第3个FPGA保留空闲以最小化功耗。

AIP首次应用后极大地提高了工作效率，显著降低了一次性工程费用，从而使接下来的每个项目都能节省约一年的开发时间。

RCC帮助实现灵活的收发器

AIP的第二个太空任务应用是可编程卫星收发器。PST系统提供了可在多个无线电波段上进行频率捷变卫星通信的功能。SEAKR工程师最后得出的结论是，即使是高端的PowerPC处理器也无法在SWAP要求（即3.86×6.85×7英寸、10磅以及10W的接收功耗与45W发射功耗）的范围内提供必需的重吊能力。

为了满足上述要求，设计人员利用Vinex FPGA的系统内重构功能。该系统在频谱分配中存储多个配置比特流，以实现所需频率。此外，该功能还可使开发人员修改系统以满足后续任务要求。SEAKR 正在为未来的部署开发更多的波形。

PST任务的本质是简化了抗辐射要求。通信系统保持对通道的端对端控制，同时还能够容许数据错误：一旦数据出现损坏，系统将重新传输受影响的数据包。该固有的容错功能意味着配置存储器清除为控制路径提供了合适的抗SEU辐射功能。为了保护中间处理结果，在夹层卡上设立了3个存储器。

为了完成系统，需将AIP板与RF模块、电源模块通过扩展的6U形底板连接起来，该底板可承受震动及发射时的其他压力。

太空中的因特网

太空中的分组网络有望提供与地面网络相同的灵活性和稳健性。长期以来，可重构的FPGA一直是主流的有线网络设备，正如在可编程卫星因特网协议调制解调器中所展示的优势一样，它可为天基应用提供卓越的性能、高度的灵活性并能加速设计进程。PSIM可从标准卫星通信波形中提取以太网帧，同时还便于太空船上的IP路由。使用分组卫星通信，可通过虚拟电路来路由与电子束和波形无关的数据。与标准弯管式卫星通信通道相比，分组网络提高了可扩展性与流量，实现了分散式多播，且足够灵活，能够提供出色的服务质量。

PSIM包括12个贴装在4个RCC卡上的Videx-4V FPGA，以及位于坚固耐用的底板上的2个顺序处理器与1个模拟开关卡。FPGA负责执行波形处理，而顺序处理器提供以太网接口和分组交换功能。

该太空任务在可用性方面要求采用比Artemis或PST中使用的抗辐射能力更强的方案。因为错误恢复需要很长时间，而且还会降低可用性，不能达到目标要求。因此，系统必须能够提供不间断的端对端控制。SEAKR工程师实施了一种既可实时纠正错误又可提供不间断服务的抗辐射方案。

在每个RCC板上的3个设备中设立了三重FPGA逻辑。夹层卡上的抗辐射逻辑设备充当主力表决器。在后台进行存储器清除 *** 作，这对网络 *** 作而言是完全透明的。此外，夹层卡还提供到路由器的物理接口。

采用PSIM的太空任务计划于2009年第2季度启动。

载人航天的高性能视频

AIP架构的最新应用是猎户座载人太空船的视觉处理单元（VPU）。VPU可为处理影像算法提供可重构的平台，有利于位姿估计、光学导航以及压缩/ 解压缩。该系统从星象跟踪仪、视觉导航传感器、空间对接照相机以及情景意识摄像机等各种传感器处接收影像数据。

处理如此庞大的数据需要结合顺序处理器与基于FGPA的RCC卡。Virtex-4 FPGA可实施功能识别、图形覆盖、平铺以及视频压缩等视频处理算法。此外，它们还集成了MicroBlaze软处理器内核以协调算法核心和处理器通信。基于LEON容错处理器的单板计算机旨在协调系统、处理错误、配置与监控RCC并控制互连。

夹层卡提供传感器接口，实施与所有3个FPGA相连的LVDS链路，最大限度地提高视频流选择与抗辐射方案的灵活性。

由于VPU所执行的任务“受监测入主观限制”，SEAKR工程师选择了Virtex-4QV太空级FPGA，并实施了更强大的抗辐射方案。通过结合使用TMR方法和配置存储器清除，可确保透明地纠正控制路径错误。

总之，通过Virtex FPGA，SEAKR工程师不仅已为太空应用开发了应用独立的处理器，同时还在多次太空任务中展示了该处理器的高度灵活性。RCC在基于卫星的影像处理与通信、高灵活性的无线电通信、天基网络以及人类太空飞行导航等领域中充当了主要组件。

太空级Virtex FPGA是COTS组件，可为要求苛刻的数据处理和通信系统提供所需性能。使用这些可重构的FPGA，可建立高灵活性可扩展架构，从而降低开发成本并缩短设计周期。除了支持快速开发与灵活的地面制造外，Virtex FPGA还提供在轨重构功能，从而可获得更多显著的SWAP优势。

新一代的V级可重构FPGA可提供更高的逻辑容量、更高的硬化IP块集成度、更高的性能以及更低的功耗，因此可获得更多尺寸、重量和功耗等方面的优势。抗辐射可重构的Virtex FPGA消除了逻辑级或设备级的冗余实施，这不仅简化了设计人员的工作，同时还进一步扩展了SWAP优势。

责任编辑：gt