基于Zigbee的CMOS无线射频芯片的设计考虑

基于Zigbee的CMOS无线射频芯片的设计考虑,第1张

  本文将以笙科电子的2.4GHz IEEE 802.15.4射频收发器(适用于Zigbee标准,RF4CE则是基于Zigbee遥控器应用规范)为例,介绍超低功率CMOS无线射频芯片的设计概要,从电路设计到系统观点,说明芯片设计和应用过程中需要考虑的地方。该芯片的设计考虑必须涵盖通讯标准规格、电路的行为模式。在接收部分,介绍了2.4GHz射频信号从天线接收后,进入LNA放大信号,经由混频器、滤波器、限幅器、接收端信号强度指示器(RSSI),最后到达数字解调器,然后把接收数据存入RX-FIFO。另一方面,TX-FIFO内的数字信息经过VCO与双点差异积分调制器调制,把调制后的射频信号通过功率放大器(PA)放大,最后经由天线辐射出去。

  Zigbee调制方式与PA设计考虑

  2.4GHz Zigbee标准定义250kbps展频(DSSS)数据传输速率,并采用偏移四相移键调制加半正弦脉波整型调制方式,其等效于最小频移键调制(MSK)。相对于相移键调制(PSK)或正交分频多任务(OFDM),MSK是一种恒包络的调制方式,因此可以选用线性度不高但效率较高的PA以降低TX功耗。

  TX发射器设计考虑

  数字调制系统中,IQ调制是一种常见的架构。该架构将被调制的信号分成IQ成分,经由半正弦脉波整型及数字模拟转换器(DAC)转成模拟IQ信号,再通过四相混频器升频至RF信号。由于IQ信号使用数字电路实现,所以有较准确的调制指数,其缺点是需要较多的电路。

  另一方面,由于2.4GHz Zigbee调制等效于MSK,而MSK可视为频移键调制(FSK)的一种,所以可以利用压控振荡器(VCO)来实现频移。由于不需要混频器等电路,所以得以降低电路复杂度及功耗。VCO调制设计有两种,一种为开回路,另一种为闭回路。开回路调制直接利用数据控制VCO频率,而未使用锁相环(PLL)或将PLL断开。这样虽可拥有较低功耗,但因频率未被锁住,会有恼人的频漂问题。

  相对而言,闭回路系统通常采用delta-sigma调制,其方法是改变PLL除频器的除数,进而改变锁相频率。这种方法的VCO频率是牢牢被锁住的,可以解决频漂的问题,但由于受到回路频宽的限制,它通常适用于低数据率的系统。若要利用闭回路架构达到高数据率,可以采用双点差异积分调制器,即在差异积分调制上加入VCO调制。数据经由差异积分调制的路径上有低通的效果,即高频数据会被滤掉。相对地,在VCO调制的路径上有高通的效果。两者互补的结果,就可完整地调制数据。

  值得注意的是,VCO的电压对频率转换曲线,会因半导体工艺而有变异,因此需要额外的校正电路来校正频移量。若设计的VCO有较线性的电压对频率转换曲线,则可大大降低校正电路的复杂度。

  RX接收器设计考虑

  零中频及低中频是易于实现集成型接收器的两种架构。零中频接收器是将RF信号降频至基频,然后用模拟数字转换器(ADC)转成数字信号,再用数字信号处理器(DSP)将数据解调出来。由于中频频率为零,因此信道选择只需要用低Q值的低通滤波器(其消耗电流也相对较小)。但零中频接收器也有一些缺点,例如直流偏移及闪烁噪声。为解决这些问题,必须增加额外电路,并功耗。

  低中频接收器则是将RF信号降至适当的中频,以缓解上述直流偏移及闪烁噪声等问题。但是低中频接收器存在映像干扰的问题,因此低中频接收器需要映像抑制滤波器,此外信道选择滤波器必须采用带通滤波器(BPF),这使得滤波器所需的Q值较高,也比较耗电。

  与ODFM或PSK相比,FSK(或MSK)系统的最大优势是简单的解调器。简单的解调器也代表了较低功耗设计。FSK调制可用非同调解调。非同调解调器不需解调载波、不需要模拟数字转换器(ADC),也不需ADC之前的线性放大器或自动增益放大器(AGC),从而可大幅降低电路复杂度及功耗。但非同调解调的灵敏度比同调解调略差1.5dB,所以解调器的选择需依芯片接收灵敏度设计目标来取舍。

欢迎分享,转载请注明来源:内存溢出

原文地址: http://outofmemory.cn/dianzi/2464963.html

(0)
打赏 微信扫一扫 微信扫一扫 支付宝扫一扫 支付宝扫一扫
上一篇 2022-08-04
下一篇 2022-08-04

发表评论

登录后才能评论

评论列表(0条)

保存