基于PCI Express总线的CamLink接口的高速图像采集系统

图像采集和处理技术在机器视觉和图像分析等诸多领域应用十分广泛。随着高速的 PCI Express（PCIE）总线的出现，基于 PCIE 接口的高速数据采集卡将在数据传输和处理量很大的场合发挥越来越重要的作用。

CamLink 相机是指带有 Camera Link 接口的相机。Camera Link 是由数家工业摄影机及影像卡大厂共同制定出来满足各种视频传输要求的标准接口。这个标准不仅可以满足各种高速视频传输的要求，规范了数字摄像机和图像采集卡之间的接口，而且使视频设备提供商在设备开发和维护上的时间和成本大大减少。Camera Link 提供了超高的图像传送速度，并且由于它的高性能、低成本以及其连接的便利性，迅速得到大多摄像头及图像采集卡生产商的支持。

在一些高端领域，尤其是机器视觉领域，对计算机的数据传输和处理能力提出了严重的考验，当前图像采集卡的发展逐步向高速稳定传输和高速处理方向发展。PCI Express 采用了目前业内流行的点对点串行连接方式，比起 PCI 以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到 PCI 所不能提供的高带宽。PCI-Express 规格从 1 条通道连接到 32 条通道连接，有非常强的伸缩性，以满足不同系统设备对数据传输带宽不同需求。例如，PCIExpress X1 规格支持双向数据传输，每向数据传输带宽 250 MB／s，而 33 位 33 MHz 的 PCI 总线传输带宽仅为 133 MB／s。PCI Express X16 模式每向数据传输带宽可高达 4 GB／s，双向数据传输带宽有 8 GB／s 之多。所以对于高帧频的 CamLink 接口相机来说，传统的总线（例如 PCI 总线接口）已经不能满足实时图像传输的要求。

本系统使用 PLX 公司的 PEX8311 作为 PCI Express X1 接口芯片，系统中采用 FPGA 芯片实现对整个系统的控制，利用 FPGA 内部提供的 FIFO IP 核和外接的两片独立的 SDRAM 实现了高速图像数据的缓存处理。

1 、系统构成及原理

基于 PEX8311 的 CamLink 图像采集系统的硬件结构分为 4 个模块：CamLink 接口模块、FPGA 控制模块、SDRAM 存储模块、PCI-Express 接口模块。图 1 为系统的原理框图：

系统的工作原理：系统上电后，上位机软件通过驱动程序控制 FPGA 对 CamLink 相机进行内部参数配置。配置完成后，CamLink 相机输出帧频信号、行频信号、像索时钟信号和视频信号。由于 CamLink 接口输出的是差分信号，所以通过 DS90CR288A 芯片将差分转换成单端信号，输入给 FPGA。在 FPGA 内部，通过 FIFO 对数据进行缓冲，在同步和时钟信号的控制下，FIFO 输出的数据存放到 SDRAM 中。由于在同一时刻只能对 SDRAM 进行读或写 *** 作，所以为了防止数据丢失，FPGA 外接两片 SDRAM，在奇帧的时候，向 SDRAM1 写一帧图像，而从 SDRAM2 读已保存的偶帧图像，完成图像传输的乒乓 *** 作。使用 PEX8311 芯片完成 PCIE 接口，PEX8311 由 FPGA 的逻辑程序对其控制。在上位机编写基于 PCIE 总线的驱动程序，将图像从 SDRAM 使用 DMA 方式读到计算机的内存中，上位机软件实现图像的显示和处理。

2、 PCI-Express 接口模块

PCI-Express 的接口实现方法很多，在本设计中使用 PLX 公司的 PEX8311 芯片通过桥接方式实现。PEX8311 作为一种桥接芯片，在 PCI Expr-ess 总线和 Local 总线之间传递信息，它可以作为 2 个总线的主控设备去控制总线，也可以作为两个总线的目标设备去响应总线。芯片通过内部的控制逻辑模块、内部总线状态机和局部总线状态机模块来共同控制芯片的数据传输。PEX8311 的控制逻辑模块包含各种寄存器组，这些寄存器组用来控制数据的传输，记录传输的状态。

PEX8311 提供两个串行 E2PROM 接口，在系统上电后读取配置信息。SPI 串行 E2PROM 是 PCI—Express 的配置 E2PROM。它主要用来控制 PCI—Express 的性能。

PEX8311 提供完备的 PCI—Express 从设备支持，PCI-Express 接口部分的信号线可以直接与 PCI—Express 连接器（俗称金手指）连接。其中，REFCLK±是一组差分时钟，它由系统主板提供。2 个参考时钟都要求保持在正常工作频率 100MHz 的±300ppm 之内。PRSNT1／PRSNT2 信号线用于检查附加卡是否插入连接器。此次设计中将 PRSNT1 和 PRSNT2 相连，这样当接口板插入到 PCI—Express 连接器时就能进行存在检测。PCI-Express 接口部分原理图，如图 2 所示。

3 、系统软件设计

3．1 FPGA 逻辑程序

使用 Verilog 编写 FPGA 逻辑控制程序，共有 5 个底层模块和 1 个顶层模块。每个模块负责不同的功能。顶层模块为 PCIE_CAMLINK 模块，它通过调用其他模块的功能来实现整个系统的功能；CAMLINK 模块用来控制 Camera Link 接口的读写；DoubleSdcon 模块用来控制 SDRAM 芯片的使能和读写，实现图像的乒乓 *** 作；FIFO 模块用来缓冲数据和匹配各芯片的工作速度；C_16450 模块进行串行到并行的转换，完成对 CamLink 相机的控制；PEX8311-LOCAL 模块用来控制 PCI—Express 接口部分的读写，也就是对 PEX8311 芯片进行控制，对 PEX8311 的控制是实现 PCI—Exp-ress 总线的关键。

设计中是通过编写状态机（FSM，Finite State Machine）来对 PEX8311 的读写进行控制的。图 3 为 PEX8311 的单周期读写的 Verilog HDL 语言时序控制状态机设计。状态 0 为空闲状态，如本地总线请求信号 LHOLD 被置为 1，则转到状态 1，否则停留在状态 0。状态 1 为总线保持状态，在此状态下应将本地总线响应信号 LHOLDA 置为 1。如 ADS 信号为 0 且 LW／R 为 1 转到状态 2；如 ADS 信号为 0 且 LW／R 和 BLAST 都为 1 转到状态 3，为单周期读状态。状态 2 为单周期写状态，在此状态下要置 READY 信号 0，以表示写数据有效，在 BLAST 为 0 时转到状态 3。状态 3 为读写完成 *** 作状态，当 LHOLD 被置为 0 时，表明 PEX8311 不再请求本地总线，转到状态 0，当 BLAST 为 0 且 LHOLD 为 1 时，表明 PEX8311 还要进行读写数据，则转到状态 1 继续。

3．2 驱动程序

PC++I—E 总线与 PCI 总线在软件层是完全兼容的，因此 PCI—E 总线驱动程序的开发过程与 PCI 设备驱动程序的开发过程是一样的。本设计使用 VC++6．0 和开发工具包 Driver Studio（DS）进行驱动程序的开发。DS 可以集成到 Visual C++环境中，针对特定的应用生成相应的驱动程序框架，在编程中采用面向对象的编程方法，极大地提高了编程效率。

驱动程序主要完成的功能：1）设备的初始化，找到所要控制的硬件，在驱动程序对象中设置驱动程序分发例程的程序入口点，建立所有驱动程序对象或其他系统资源；2）创建设备对象，利用 AddDevice 函数创建了一个设备对象，并将其连接到以 PD0 为底的设备堆栈中；3）中断的响应与处理，完成对外部硬件中断的响应并将中断信息传递给应用程序；4）DMA *** 作，完成 DMA 的读写 *** 作并在 DMA 传输结束后产生 DMA 中断，通过响应的 DMA 中断，将传输的数据发送到外部总线或应用程序。

4 、实验结果

通过编写上位机程序对系统的传输性能进行测试，测试的基本原理是上位机生成一批数据然后从计算机的 PCI-Express 接口写到 PEX8311 再写到 FIFO，最后写到 SDBAM 中，然后上位机再从 SDRAM 中读回刚才写入的数据，比较读和写入的数据是否一致就能判断系统的读写是否正确，并且测试数据的传输速率。经过一段时间的测试，系统最大传输速度达到 180 MB／s，满足了本系统高速数据的传输要求。

5 、结论

本文设计了基于 PCI Express 总线的 CamLink 接口的高速图像采集系统，在完成系统的硬件设计后，编写了 FPGA 的逻辑控制程序，并开发了驱动程序和上位机应用程序。系统采用 PCI Express 总线实现硬件电路与计算机之间的高速数据传输。接口芯片采用 PLX 公司推出的第一款 PCI Express 桥接芯片 PEX8311。实验结果表明，设计的硬件系统满足高速图像传输的要求，并且性能稳定。