MAX8660MAX8661 PCB布局指南

摘要：MAX8660/MAX8661评估板提供了一个使用单侧印刷电路板(PCB)布局以优化性能的实例。尽管评估板的PCB布局提供了最佳性能并可简化评估，但也可以采用其他PCB布局。本应用笔记给出了采用MAX8660/MAX8661实现可靠PCB布局的详细步骤。

引言MAX8660/MAX8661是高度集成的电源管理IC (PMIC)。高效率、小尺寸使得这些器件可理想用于智能电话、PDA以及便携式媒体播放器等电池供电产品。

良好的印刷电路板(PCB)布局是实现MAX8660/MAX8661的最佳性能的必要条件。MAX8660评估板(EVKIT)提供了一个可优化器件性能的布局实例。针对无法使用该布局的应用，本应用笔记提供了在基于MAX8660的设计中需要注意的事项和设计技巧，以保证实现最佳性能。

MAX8660EVKITMAX8660EVKIT提供一种PCB布局实例，具有以下特征：

• 四层板
• 1盎司镀铜
• 所有器件均在PCB的一层
• 第1层和第2层之间采用了5mil过孔，传输数字信号

MAX8660/MAX8661并非一定要求单层PCB布局–也可以使用2侧布局。考虑以下原因，MAX8660EVKIT使用了单侧PCB布局：

• 降压型开关调节器的所有动态开关电流均分布在顶层，无动态开关电流流经过孔。
• 很多设计采用8至12层PCB。这通常会把PMIC等大噪声器件放在PCB的一侧，而GPS接收器等敏感器件放在另一侧。由于电路板的中间层为地，可以有效地隔离两侧。MAX8660EVKIT设计为单侧，所以能方便地移植到这些应用中。
• 对于实验室评估，所有器件位于一侧可便于测量。
• 另外，所有器件位于一侧允许电路板平放在工作台上，便于实验室评估。

为保持小的PCB尺寸，评估板使用了微型盲孔(1层和2层间5mil过孔)传输数字信号。不采用微型盲孔时，多占用一些电路板尺寸，也能达到类似效果。

Maxim建议MAX8660/MAX8661用户尽可能按照MAX8660EVKIT进行布局布线。为方便用户，我们提供了MAX8660EVKIT布局的Gerber文件。¹对于无法采用MAX8660EVKIT布局的PCB设计，本应用笔记提供了实现可靠布局的详尽步骤。

本应用笔记的支持文档

• MAX8660数据资料
• MAX8660EVKIT数据资料
• MAX8660EVKIT Gerber文件
• 电路板机械说明(附录)

MAX8660/MAX8661 PCB布局顺序本段使用的参考设计指南与EVKIT数据资料的电路图一致(请参考MAX8660EVKIT数据资料的图4)。建议参考EVKIT数据资料的布局(EVKIT数据资料的图5、6、7、8和9)，并遵循以下建议：

该流程的要素按重要性高低排列，最先条目最为重要。

1. 降压型稳压器输入旁路电容
   • 在PV3(28)和PG3(26)间，尽可能靠近IC放置C12。
   • 在PV1(36)和PG1(34)间，尽可能靠近IC放置C11。
   • 在PV2(14)和PG2(16)间，尽可能靠近IC放置C15。
   • 在PV4(3)和PG4(5)间，尽可能靠近IC放置C18。
   • 降压型稳压器的输入旁路电容是最重要的器件，因为它们携带高速变化(di/dt)的不连续电流。使降压型稳压器的输入旁路电容与PVx和PGx间的电感最小化非常必要。将输入电容安装在MAX8660/MAX8661 IC的同一侧，以使电感最小。将输入电容安装在与MAX8660 IC相对的PCB另一侧并不理想，因为连接PCB两侧所必需的过孔增加了该重要通路的电感。
   • MAX8660/MAX8661在IC封装的每一边提供一个降压型转换器，从而使降压型稳压器的输入电容能靠近其PVx和PGx引脚放置。
   • 各降压型稳压器的引脚按PVx、LXx和PGx顺序排列，这样PVx和PGx相隔一个引脚。引脚排列与封装的引脚间隔可理想使用0603尺寸的输入电容。
   • 使用多个过孔将各输入电容的地端连接至内部地层，多个过孔可减小电阻和电感。
   • 使用多个过孔将各输入电容的正端连接至内部电源层，多个过孔可减小电阻和电感。
2. IC电源输入、斜率设置电阻和低电池电压比较器
   • 在IN(18)和AGND(19)之间，尽量靠近IC放置C22。
   • R10靠近C22放置
   • 在LBF(21)和LBR(22)之间，尽量靠近IC放置R2。
   • 靠近R2放置R1和R3；保持高阻抗节点LBF(21)和LBR(22)的面积尽可能小。
   • 尽可能靠近RAMP(24)放置R4。
   • 将此部分元件的地连接至小面积模拟地孤岛。使用单个过孔将此模拟地孤岛连接至内部地层。
   • 使用过孔将电源输入滤波电阻(R10)连接至内部电源层。
   • 使用过孔将低电池电压比较器电阻串(R1)的高端连接至内部电源层。
3. 降压型转换器输出电容
   • 放置C3、C4和C5时，使其地端尽量靠近PG3(26)。
   • 放置C1和C2时，使其地端尽量靠近PG1(34)。
   • 放置C6和C7时，使其地端尽量靠近PG2(16)。
   • 放置C8和C9时，使其地端尽量靠近PG4(5)。
   • 使用粗线/平面将电容地端连接至对应的电源地引脚(PGx)。连接至PGx时，使用尽可能宽的走线。
   • 通过多个过孔将各覆铜连接至内部地层。
4. 降压型稳压器电感
   • 在LX3(27)和输出电容C3、C4、C5之间放置L3。
   • 在LX1(35)和输出电容C1、C2之间放置L1。
   • 在LX2(15)和输出电容C6、C7之间放置L2。
   • 在LX4(4)和输出电容C8、C9之间放置L4。
   • 使用宽的走线将电感连接至对应的LX节点(LXx)。走线需要足够宽，以承载转换器的输出电流。
   • 使LXx节点的面积最小。这些节点需要足够宽，以承载电流；然而，由于这些节点在PVx和PGx之间快速切换，会形成噪声源，它们应该尽可能短，以减小总辐射面积。
   • 使LXx节点的寄生电容最小。寄生电容将会降低效率。
   • 使图1和下文所述电流通路的电气长度和环路面积最小。使这些通路的电气长度最小可降低寄生电阻；使环路面积最小可减小辐射噪声。
     • 输入电容的正端 → 进入PVx → 从LXx → 输出通过电感 → 通过输出电容 → 回到输入电容的地端。
     • 从LX → 通过电感 → 通过 输出电容 → 至电源地引脚(PGx)。
   • 注意，电感在磁场中存储能量。该磁场可能会干扰放置在电感附近的敏感电路。为了将磁通量钳制在电感范围内，很多电感都进行了屏蔽。屏蔽电感通常较好，不会出现噪声相关的应用问题。如果使用非屏蔽电感，需要非常小心以确保磁通不会干扰敏感电路。
     
     使用屏蔽电感时，请花点时间研究一下电感的构造。很多屏蔽电感在线圈进/出骨架连接至电感引线端一侧的屏蔽罩上带有缺口。有缺口的一侧磁场辐射要强很多。最好调整电感的方向，使电感的任何屏蔽缺口背向敏感电路。MAX8660EVKIT上使用的屏蔽电感在屏蔽罩上有一个小缺口，在EVKIT的丝网印刷上，该缺口面向支架"["。这可确保强磁场远离敏感的输出检测线。
     
     
     图1. 降压型转换器的电流环路
     
     
5. 降压型转换器输出检测线
   • 将V3(30)连接至输出电容C3、C4和C5的正端。
   • 将V1(36)连接至输出电容C1和C2的正端。
   • 将V2(10)连接至输出电容C6和C7的正端。
   • 将V4(40)连接至输出电容C8和C9正端。
   • 在动态电流较小的位置将各检测线连接至对应的输出电容—参考MAX8660EVKIT实例。
   • 各检测线布线应远离LX节点的电感等噪声源。请参考上文步骤D中关于电感方向的注意事项。
6. LDO输入和输出电容
   • LDO输入/输出电容的位置没有上文所述的元件重要。
   • 采用MAX8660EVKIT所给出的方法，将LDO电容放置在IC周围的空闲位置：
   • LDO5
     • IN5, V5
   • LDO8
     • IN8, V8
   • LDO6/7
     • IN67, V6, V7
7. • 数字I/O线对布局较不敏感。在IC周围的可用空间路由下列信号：
     • 低电平有效LBO、EN1、EN2、EN34、EN5、SET1、SET2、SRAD，低电平有效MR，低电平有效RSO、SDA、SCL
8. 裸焊盘
   • 裸焊盘(EP)是IC散热的主要通道。使用多个过孔将EP连接至地层，以使热量从器件散发出去。如果顶层PCB通过多个过孔连接至尽可能多的PCB层，散热将会达到最优。用尽可能多的过孔填充该PCB焊盘。
     
     还可以参考应用笔记862："Thermal ConsideraTIon of QFN and Other Exposed-Paddle Packages"和应用笔记3500："通过测量有源元件的管芯温度监视电子系统的热耗散"。

结论依照上述布局步骤并参考MAX8660EVKIT数据资料，能够获得经过验证、设计可靠的MAX8660布局方案。

附录
电路板机械说明
MAX8660评估板REV-B

Material RoHS-compliant FR-4 laminate material compaTIble with lead-free soldering processes Size (in x in) 3.200 x 3.000 Thickness (in) 0.062 Layers 4 Solder Mask Green LPI SMOBC Legends White (clipped all legends from exposed metal) Copper Clad (oz) 1
制造商商标和日期码：只允许在底层标注。

PlaTIng Must be lead free and RoHS compliant Finish Vendor should use the most economical lead-free and RoHS-compliant process available or as specified in PO.

Approved Finish:
HASL Lead-free solder
Immersion TIn
Immersion gold Thru Holes (in, min) 0.001 Quality Manufactured in accordance with IPC-A-600
Number of Surface Mount Pads: 128 Number of Thru Holes (drl14): 183 Number of Blind Vias:   Layer 1 to Layer 2 (drl12): 17 Number of Microvias: 17   Microvia Hole Size (in): 0.005
> Tolerances Parameter Tolerance (in) Board Dimensions ±0.010 Plated-Thru Holes ±0.003 Pattern to Pattern ±0.005 Solder Mask to Pattern ±0.005 Legend to Legend ±0.007
钻孔表在钻孔图中给出。

File Names and Descriptions File Name Description art01.pho Layer 1: Photo of Layer Copper art01.rep Layer 1: Photo-Plotter Apertures Report art02.pho Layer 2: Photo of Layer Copper art02.rep Layer 2: Photo-Plotter Apertures Report art03.pho Layer 3: Photo of Layer Copper art03.rep Layer 3: Photo-Plotter Apertures Report art04.pho Layer 4: Photo of Layer Copper art04.rep Layer 4: Photo-Plotter Apertures Report dd0124.pho Drill Drawing Photo dd0124.rep Drill Drawing Report drl12.drl Layer 1 to Layer 2 Drill File drl12.lst Layer 1 to Layer 2 Drill Location Listing drl12.rep Layer 1 to Layer 2 Drill Size Report drl14.drl Layer 1 to Layer 4 Drill File drl14.lst Layer 1 to Layer 4 Drill Location Listing drl14.rep Layer 1 to Layer 4 Drill Size Report smb0428.pho Bottom Solder-Mask Photo smb0428.rep Bottom Solder-Mask Report smt0121.pho Top Solder-Mask Photo smt0121.rep Top Solder-Mask Report ssb0429.pho Bottom Silk-Screen Photo ssb0429.rep Bottom Silk-Screen Report sst0126.pho Top Solder-Mask Photo sst0126.rep Top Solder-Mask Report