如何为逐次逼近型ADC设计可靠的数字接口？_技术

　　简介

　　逐次逼近型模数转换器（因其逐次逼近型寄存器而称为SAR ADC）广泛运用于要求最高18位分辨率和最高5 MSPS速率的应用中。其优势包括尺寸小、功耗低、无流水线延迟和易用。

　　数字I/O电源电平和序列

　　多数SAR ADC都提供独立的数字I/O电源输入（VIO或VDRIVE），后者决定接口的工作电压和逻辑兼容性。此引脚应与主机接口（MCU、DSP或FPGA）电源具有相同的电压。数字输入一般应在DGND-0.3 V与VIO + 0.3 V之间，以避免违反绝对最大额定值。须在VIO引脚与DGND之间连接走线短的去耦电容。

　　采用多个电源的ADC可能拥有明确的上电序列。应用笔记AN-932《电源序列》为这些ADC电源的设计提供了良好的参考。为了避免正向偏置ESD二极管，避免数字内核加电时处于未知状态，要在接口电路前打开I/O电源。模拟电源通常在I/O电源之前加电，但并非所有ADC均是如此。请参阅并遵循数据手册中的内容，确保序列正确。

　　启动期间的数字I/O状态

　　为了确保初始化正确无误，有些SAR ADC要求处于某些逻辑状态或序列，以实现复位、待机或关断等数字功能。在所有电源都稳定之后，应施加指定脉冲或组合，以确保ADC启动时的状态符合预期。例如，一个高脉冲在RESET上持续至少50 ns，这是配置AD7606以使其在上电后能正常运行所必须具备的条件。

　　在所有电源均完全建立之前，不得切换数字引脚。对于SAR ADC，转换开始引脚CNVST可能对噪声敏感。在图1所示示例中，当AVCC、DVCC和VDRIVE仍在上升时，主机cPLD拉高CNVST。这可能使AD7367进入未知状态，因此，在电源完全建立之前，主机应使CNVST保持低电平。