基于FPGA的存储测试系统的设计

　　动态测试技术是以捕捉和处理各种动态信息为目的的一门综合技术，它在当代科学技术中地位十分重要，在航天航空、仪器仪表、交通运输、军事、医疗等研究中均应用广泛。常用的测试方法有遥测与存储测试，与无线电遥测仪相比，存储测试仪结构更为简单、无需发送天线、体积小、功耗低。存储测试技术是对被测对象没有影响或影响在允许范围的条件下，在被测体内放置微型数据采集存储测试仪，现场实

　　时完成信号的快速采集和存储，事后回收，由计算机处理和再现测试信息同时保证测试仪器完好的一种动态测试技术。由于存储测试对测试结果影响较小，测试数据准确可靠，已经渐渐成为测试动态参数的重要手段。

　　1 系统整体设计

　　FPGA控制模块实现对整个系统的逻辑控制，主要包括：AD控制、存储器的读写、时钟产生、负延迟计数及触发模块等。其中时钟模块为系统各芯片提供工作时钟，并产生适合不同环境的采样时钟信号。负延迟模块是为确保记录信号的完整性，不致于把触发信号以前的数据丢失。本设计负延迟为8 kW，负延迟计数器记满(512-8)kW后停止计数，采样结束。触发模块主要是对系统由一个环境进入另一个环境的方式进行控制。触发方式包括外触发、计数触发、比较触发。计数触发是对采样点数进行计数，采样点数等于预设的计数点数时，就会产生触发信号。比较触发是采样值与预设值作比较，当采样值大于或小于预设值时就会产生触发信号。

　　2 采样策略的研究

　　2.1 变频采样的状态设计

　　在一些测试中，例如d丸在全d道运动过程中的加速度变化、石油开采过程中射孔时的压力变化，被测信号的频率变化很大，因此仅由信号的最高上限截止频率确定采样频率是不合理的，信号的采样频率应该是可变的。因此，需要对被测信号进行采样规律设计，即设计一定的采样策略，综合考虑模糊误差、测量时间、存储容量等因素，从而达到最优的测试效果。张文栋教授结合存储测试理论与应用对动态测试的信号存储过程提出了四种采样策略，包括均匀采样策略、自动分段均匀采样策略、编程分段自适应均匀采样策略以及自适应采样策略，这四种采样策略均适合瞬态速变信号的存储记录。

　　根据被测信号频率变化很大的特点，设计如图2所示的状态图，实现对此类信号的变频采样。测试系统分环境对信号采样记录，每个环境的采样频率可以在采样前进行设置，本系统设计为三个环境，即采样频率最多变化三次。

　　在存储测试开始之前，通过软件编程将采集存储过程分为几个阶段，根据被测信号的变化，每一个阶段的采样频率、存储点数、采样开始时间会作自适应的调整。首先接通电源使电路处于复位态，此时数字电源VDD为通电、模拟电源VEE为断电状态，系统中只有FPGA控制模块工作;然后对电路编程设定各个环境的采样频率，给电路上电，电路进入等待触发态，此时VDD、VEE通电，存储器、AD转换器启动，开始采样，地址计数器开始工作;触发信号TRI1到来后，进入f1采样态，系统按编程设定的采样频率f1开始采样，负延迟计数器开始工作;2环境触发后，系统按照设定的采样频率f2进行采样，此时处于f2采样态;3环境触发后，系统按采样频率f3采样，处于f3采样态;当负延迟计数器计满设定值时，地址计数器和负延迟计数器均停止工作，VEE断电，系统进入等待读出态;在读出数据态，地址同步推进，直到读完所有的数据。